SM2253EK幾種電磁干擾的抑制方法,前面已討論了抑制干擾的各種技術措施,本節(jié)將闡述利用這些技術措施對常見電磁干擾的抑制方法。

電源干擾的抑制方法,電源電壓上常疊加有干擾電壓,電源干擾多出自接在同一干線上的用電設備和電力線本身,下面簡述電源干擾的產(chǎn)生原因。

接通感性負載(機械觸點、繼電器和開關等)的瞬態(tài)過渡過程可產(chǎn)生脈沖電壓疊

加在電源電壓上。

接于輸電系統(tǒng)的或在其附近的高頻設備或脈沖設各與電源之間有電路性、電容性或電感性耦合和輻射耦合,將高頻或脈沖電壓引入輸電系統(tǒng)。

由雷電效應、線路的通斷及各種故障等輸電線系統(tǒng)產(chǎn)生異常電壓,從而形成電源干擾。

由于電力線本身的天線效應,可接收相應極化的干擾電壓疊加電源電壓上。

在高壓輸電線上可能有電暈放電,在電壓稍低的高壓配電線上有時也產(chǎn)生絕緣子不良的放電噪聲,這種電力線的放電噪聲也將構成電源干擾。

抑制電源干擾可采用穩(wěn)壓、屏蔽、隔離、濾波、脈沖抑制器及合理接地等技術措施。

電源穩(wěn)壓,通過穩(wěn)壓電路的輸入輸出傳輸特性,可使電源干擾得到衰減。交流電源穩(wěn)壓器是用于消除輸電線上較長時間變化的不穩(wěn)定電壓,一般的穩(wěn)壓設備可使變化在10%~20%的不穩(wěn)定輸入電壓,穩(wěn)定至1%~5%,其響應時間為電源變化的一個周期,因此穩(wěn)壓設備不能穩(wěn)定太快的電壓波動。如果電壓波動的頻率高于電源頻率10倍以上,變壓器初級上的異模干擾不會耦合到次級上,因而篙速的電壓波動不會造成干擾。

脈沖抑制器也稱為浪涌吸收器,用來抑制疊加在電源電壓上的尖峰脈沖波動,其響應時間相當快,可小于100 ns。浪涌吸收器的主要特點是其電流一電壓的關系有著特殊的特性,電流的增加和減少,電阻值也發(fā)生變化,故浪涌吸收器也常稱為變阻器。浪涌吸收器的特性可由下式表示:

r=(σ/c)a                   (10-14)

式中,r為流過浪涌吸收器的電流,σ為加于浪涌吸收器上的電壓,C是常數(shù),α是非線性系數(shù)。非線性系數(shù)α越大,說明其性能越好。

表示浪涌吸收器吸收浪涌電壓能力的參數(shù)有浪涌電壓極限值、浪涌電流吸收值及可吸收的浪涌能量極限值。根據(jù)所使用的材料不同,浪涌吸收器有幾個品種,例如SiC浪涌吸收

器;電壓敏感氧化物陶瓷結構浪涌吸收器;齊納二極管也可作為浪涌吸收器;氧化鋅變阻器(或叫壓敏電阻)及過電壓電平鉗位元件TRS等。TRS是利用半導體雪崩效應的一種二極管,其響應時間約為5ns左右,漏電流也只有5uA。圖10-29是對于相同的電流陡度的浪涌電流,變阻器(一般的浪涌吸收器)的響應時間長,而TRS的響應時間很短。

電源變壓器的電屏蔽,由于電源變壓器的初次級線圈靠得很近,這兩部分之間有數(shù)百pF左右的分布,電容,如圖10-30(a)所示。這種分布電容不僅容量大,而且頻率特性也很好,對高頻噪聲有很低的阻抗。因而把電網(wǎng)中的高頻尖峰脈沖噪聲通過這種電容耦合到變壓器的次級線圈上。采用靜電屏蔽的方法便可抑制這種電磁干擾,圖10-30(b)中畫出了在變壓器初級繞組和次級繞組之間加有靜電屏蔽的示意圖。它是在繞制完變壓器的初級繞組后,在此繞組上用0.02~0:03.變阻器和TRS的響應時間比較mm厚的薄銅皮包一層,銅皮的始端與末端必須有3~5mm的重疊部分,但重疊部分要相互絕緣。像這樣的屏蔽層若再加一層,兩個屏蔽層之間也要絕緣,則效果更好。引線阻抗z是屏蔽的關鍵之一,屏蔽層的引出線要盡可能地短和粗。另外,屏蔽層的引出線與屏蔽層的接觸電阻要做得很小,并且要能長期穩(wěn)定可靠。也可直接利用屏蔽層的銅皮作引線,使引線與屏蔽層為一體,這樣便不存在接觸可靠性等問題。而且由于銅皮的電感要比一般導線小,可以得到較小的引線阻抗。

變壓器的初次級間的靜電耦合及其靜電屏蔽,圖10-30(b)所示的Cs是加了屏蔽層之后,初次級繞組仍然殘存的分布電容,這是由于屏蔽層不能完全封閉地包住初級繞組,仍然有一部分電力線繞過屏蔽層到達次級,造成殘存的分布電容。據(jù)測量,一般200VA左右的小型電源變壓器,其初級或次級對屏蔽層的容量約為500pF,這就是說,若屏蔽層不接地的話,初次級間的分布電容為250 pF左右。當

屏蔽層接地后,初次級分布電容降為20 pF左右,這就是殘存的分布電容Cs的值。還可設法減小這種殘存分布電容,例如,在繞制時特地將繞組的寬度繞窄一些,而將屏蔽層寬度盡可能寬一些,使泄漏的電力線變得更少。除此以外,還有使變壓器的靜電屏蔽能力更加完善的措施,不一一列舉了。

電源的去耦濾波,供電系統(tǒng)不是理想的電壓源,它能通過電源公共阻抗形成各用電電路之間的耦合。消除的上升沿浪涌,電流過電壓應時間器限制電壓.

異步時序電路的分析與同步時序電路的分析主要有哪些不同之處?

分析異步時序電路時,為什么需要列出每個觸發(fā)器時鐘信號的邏輯表達式?

為什么在分析異步時序電路的狀態(tài)轉換時,必須按信號作用的順序對每個觸發(fā)

器進行逐個推導,才能確定電路的次態(tài)?

異步時序電路在每次狀態(tài)轉換時為什么會出現(xiàn)短時間的不穩(wěn)定狀態(tài)?這種不穩(wěn)

定時間的長短與門電路和觸發(fā)器的延遲時間有什么關系?此外還可能與哪些因

素相關?

為什么異步時序電路的輸人信號必須在電路轉換狀態(tài)穩(wěn)定之后才允許發(fā)生改變?

本節(jié)介紹在數(shù)字系統(tǒng)中廣泛應用的幾種典型時序邏輯功能電路―寄存器、移位寄存器和計數(shù)器,它們與各種組合電路一起,可以構成邏輯功能極其復雜的數(shù)字系統(tǒng)。寄存器、移位寄存器和計數(shù)器有很多種類的中規(guī)模集成電路定型產(chǎn)品,可以直接應用于一些較簡單的數(shù)字系統(tǒng)。而對于較復雜的時序邏輯電路,目前一般應選擇可編程邏輯器件或專用集成電路實現(xiàn),而不再用中小規(guī)模集成電路組裝。本節(jié)所介紹的一些中規(guī)模集成電路定型產(chǎn)品一般都具有較完善的功能,在一些可編程邏輯器件的集成開發(fā)軟件中已將它們作為“宏模塊”提供給用戶使用,從而使數(shù)字系統(tǒng)的設計得到簡化。因此,充分了解這些典型集成電路的工作原理和電路結構,對于運用EDA技術設計復雜邏輯功能的數(shù)字系統(tǒng)也是有益的。

寄存器和移位寄存器,寄存器是數(shù)字系統(tǒng)中用來存儲二進制數(shù)據(jù)的邏輯部件。1個觸發(fā)器可存儲1位二進制數(shù)據(jù),存儲乃位二進制數(shù)據(jù)的寄存器需要用幾個觸發(fā)器組成。由8個觸發(fā)器構成的8位CMOS寄存器74HC/HCT374的邏輯圖,如圖

6.5.1所示。與許多中規(guī)模集成電路一樣,電路在所有的輸人端、輸出端都插

入了緩沖電路,這是現(xiàn)代集成電路的特點之一。它一方面使芯片內(nèi)部邏輯電路

與外部電路得到有效隔離,使內(nèi)部邏輯部分的工作更加穩(wěn)定可靠;另一方面,由于其輸人、輸出特性可以簡單地按該系列標準單門來考慮,從而提高了電路.