SC6302 是一款高性能雙環(huán)路整數(shù)、小數(shù)分頻抖動(dòng)衰減器，能夠執(zhí)行頻率轉(zhuǎn)換、選擇參考信號并生成超低相位噪聲的時(shí)鐘提供給并行或串行（JESD204B）接口的高速數(shù)據(jù)轉(zhuǎn)換器。


SC6302 提供 14 路低噪聲且可配置的輸出，可以靈活地匹配 RF 收發(fā)器系統(tǒng)中的許多不同器件接口，比如數(shù)據(jù)轉(zhuǎn)換器、本振、發(fā)送/接收模塊、FPGA 和數(shù)字前端 (DFE) ASIC。


SC6302 可產(chǎn)生最多 7 對 DCLK 和 SYSREF，符合 JESD204B 接口要求。


該器件具有出色的串?dāng)_、頻率隔離以及雜散性能，支持單端和差分輸出頻率。


DCLK 和 SYSREF 時(shí)鐘輸出可配置為不同的輸出信號標(biāo)準(zhǔn)，如 CML 、LVDS 、LVPECL 和 LVCMOS。


SC6302 采用 68 引腳、10 mm × 10 mm QFN 封裝。