隨著業(yè)界在信息分組（packet）交換 網(wǎng)絡(luò)上進(jìn)行高級(jí)業(yè)務(wù)的開(kāi)發(fā)，ip信息包的傳輸量和速率也與日俱增。電信運(yùn)營(yíng)商需要依靠非常準(zhǔn)確的數(shù)據(jù)和統(tǒng)計(jì)能力，幫助他們更好的完成基于ip的服務(wù)。目前，系統(tǒng)設(shè)備中都是由網(wǎng)絡(luò)處理器（npu）來(lái)完成相應(yīng)的統(tǒng)計(jì)任務(wù)，但這已經(jīng)嚴(yán)重影響了npu進(jìn)行密集計(jì)算的能力和其它一些差異化的功能。針對(duì)這種情況，業(yè)界一般有三種解決辦法：第一種是在npu上加 sram，這種方法比較簡(jiǎn)單，但是會(huì)使npu的負(fù)擔(dān)加重，甚至可能造成 50％的npu性能都消耗在統(tǒng)計(jì)任務(wù)上，如果那樣系統(tǒng)就可能會(huì)被完全堵塞，網(wǎng)絡(luò)運(yùn)營(yíng)質(zhì)量也就會(huì)明顯下降；第二種是使用fpga，也要加上sram。這樣一來(lái)，統(tǒng)計(jì)功能就需要兩個(gè)芯片來(lái)完成，而兩個(gè)芯片通常會(huì)有延遲和一致性的問(wèn)題 ；第三種是使用自主開(kāi)發(fā)的 asic，把邏輯和存儲(chǔ)部分結(jié)合到一起，然而隨之增加的系統(tǒng)設(shè)計(jì)成本卻不得不讓廠商三思。

    idt公司推出了專(zhuān)門(mén)的統(tǒng)計(jì)引擎芯片，集成了64位算術(shù)邏輯單元（alu），該芯片具有l(wèi)a-1 接口，與npu無(wú)縫連接，使npu可以專(zhuān)注于提升密集計(jì)算的能力而不必再為流量統(tǒng)計(jì)耗費(fèi)過(guò)多的性能。統(tǒng)計(jì)引擎的alu采用增強(qiáng)的多端口存儲(chǔ)器單元架構(gòu)，利用創(chuàng)新的“fire-and-forget”操作技術(shù)來(lái)更新多個(gè)計(jì)數(shù)器�！癴ire-and-forget”可取代傳統(tǒng)的讀取/修改/寫(xiě)入順序，處理器能在每個(gè)時(shí)鐘周期內(nèi)訪問(wèn)和更新4個(gè)計(jì)數(shù)器，使原先分別需要4次讀取和4次寫(xiě)入的過(guò)程現(xiàn)在通過(guò)一次“單統(tǒng)計(jì)寫(xiě)入”就能全部完成，從而可以使 qdr-ii 帶寬效率提高 87.5%。同時(shí)，統(tǒng)計(jì)引擎的alu可以靈活配置為512k 32 位計(jì)數(shù)器或 256k 64 位計(jì)數(shù)器。idt公司表示，這一統(tǒng)計(jì)引擎產(chǎn)品的目標(biāo)應(yīng)用主要包括高速交換機(jī)、路由器和邊沿匯集網(wǎng)絡(luò)設(shè)備等。

    網(wǎng)址：www.idt.com