作者：北方工業(yè)大學(xué) 朱書善 王俊卿 胡玉祥

Motorola公司的PowerPC嵌入式處理器在全球通信處理器市場上處于無可爭議的領(lǐng)先地位(占據(jù)70％以上的市場份額)，這主要應(yīng)當(dāng)歸功于PowerQUICC系列的PowerPC嵌入式處理器芯片，即MPC8xx系列處理器(包括MPC823、MPC850、MPC855、MPC860等)。

MPC8xx系列嵌入式處理器電源模塊的結(jié)構(gòu)和特性與其它類型的嵌入式處理器有較大差異，與微控制器(MCU)和數(shù)字信號處理器(DSP)差別更大。正確了解和理解其結(jié)構(gòu)和特點(diǎn)，對于其外部電源電路設(shè)計(jì)是非常重要的。因此，首先介紹電源模塊的功能框圖和電源引唧，然后在此基礎(chǔ)上說明電源電路的設(shè)計(jì)方法和實(shí)用電路。

1 MPc8xx系列處理器電源系統(tǒng)

為了保證電池供電系統(tǒng)的電池壽命，MPC8xx系列處理器的電源系統(tǒng)提供了5種類型的節(jié)電模式：正常模式(包括正常高和正常低2個(gè)模式)、磕睡模式、睡眠模式、深度睡眠模式和下電模式。為此，MPC8xx系列處理器設(shè)計(jì)了如圖1所示的電源系統(tǒng)結(jié)構(gòu)，其電源引腳描述如表l所列。

由圖1可知，MPC8xx處理器內(nèi)置有4種不同的電源平面，通常稱之為供電軌道。系統(tǒng)設(shè)計(jì)者可以為每一種供電軌道提供一種電源。其中，I／O緩沖器、系統(tǒng)鎖相環(huán)(SPLL—System Phase—Locked Loop)的數(shù)字部分和時(shí)鐘控制部分電路是由VDDH引腳提供的3.3V±5％電源供電的，在此稱之為VDDH供電軌道；內(nèi)部邏輯(包括PowerPC嵌入式處理器模塊、通信處理器模塊和系統(tǒng)接口單元等的邏輯電路)和時(shí)鐘驅(qū)動(dòng)是由VDDL引腳提供的3.3V電源供電，在此稱之為VDDL，供電軌道；為了提高系統(tǒng)時(shí)鐘信號(CLKOUT)的穩(wěn)定性，SPLL模擬部分需要一個(gè)獨(dú)立的3.3V供電電源，其由VDDSYN引腳提供，在此稱之為VDDSYN供電軌道；主振蕩器模塊(OSCM)、時(shí)基計(jì)數(shù)器(TB—Timebase Counter)、遞減器(DEC—Derementer)、周期中斷定時(shí)器(PIT—Periodic Interrupt Timer)、實(shí)時(shí)時(shí)鐘(RTC—Real-Time Clock)、系統(tǒng)時(shí)鐘與復(fù)位控制寄存器(SCCR—System Clock and Reset Control Register)、鎖相環(huán)低功耗與復(fù)位控制寄存器(PLPRCR—PLL，Low—Power and Reset Control Register)和復(fù)位狀態(tài)寄存器(RSR—Reset Status Register)是由保持有效電源(KAPWR—Keep—alive-Power)引腳提供的電源供電的，在此稱之為KAPWR供電軌道。這種體系結(jié)構(gòu)的供電方式允許設(shè)計(jì)者在睡眠、深度睡眠或下電模式期間，關(guān)閉VDDH、VDDL和VDDSYN引腳的電源。設(shè)計(jì)者可以使用定時(shí)器溢出輸出的TEXP引腳信號控制外部供電電路，在關(guān)閉上述3種電源后，保持KAPWR供電軌道的電源，從而最大限度地提高電池的壽命。

當(dāng)MPC8xx處理器處在正常工作模式(包括正常高和正常低工作模式)時(shí)，其內(nèi)部絕大部分電路的電源是自正常供電引腳一VDDH、VDDL和VSS提供的，采用這樣供電方案的目的是在系統(tǒng)空閑時(shí)降低其功耗。但是，需要注意的是，正常工作模式的各供電軌道對電源電壓的要求。由圖1可知，在正常工作模式時(shí)，通常要求VDDH的電源電壓大干或等于VDDL的電源電壓；VDDH電源電壓大于KAPWR電源電壓。由于KAPWR通常是由外部帶有后備電池供電電路提供的，因此需要在供電電路中加入正常工作電壓與后備電池之間的切換電路，這樣就使得對KAPWR供電電壓要有一定程度的降低。通常，若VDDH和VDDL供電電壓為3.3V，則KAPWR2.9V～3.3V。

MPC8xx處理器的系統(tǒng)配置與保護(hù)模塊寄存器(包括PIT、RTC、TB和DEC)和系統(tǒng)時(shí)鐘、電源和復(fù)位控制寄存器(包括SCCR、PLPRCR和RSR)是由KAPWR供電的，這些寄存器都有與其關(guān)聯(lián)的寫保護(hù)寄存器，通常稱之為鑰匙寄存器。當(dāng)MPC8xx處理器進(jìn)入下電模式之后，系統(tǒng)主電源(VDDH和VDDL)被斷開，這些寄存器值就被自動(dòng)保護(hù)起來。若在主電源斷開之前，不進(jìn)入下電模式，則會(huì)丟失數(shù)據(jù)。因此，為了保護(hù)系統(tǒng)的關(guān)鍵數(shù)據(jù)，通過寫與其關(guān)聯(lián)的鑰匙寄存器來鎖定由KAPWR供電的寄存器。一旦鎖定了一個(gè)寄存器，就不能對其進(jìn)行寫操作，若要試圖進(jìn)行寫，則會(huì)產(chǎn)生一個(gè)檢錯(cuò)中斷。在KAPR供電軌道區(qū)域內(nèi)的每個(gè)寄存器都有一個(gè)可以處于打開或鎖定狀態(tài)的鑰匙寄存器。在上電復(fù)位時(shí)，除了實(shí)時(shí)時(shí)鐘鑰匙寄存器外，所有鑰匙寄存器都被打開。每個(gè)鑰匙寄存器在內(nèi)部存儲(chǔ)器圖中都有一個(gè)與其關(guān)聯(lián)的地址，若寫0x55CCAA33到任何一個(gè)鑰匙寄存器，則與此鑰匙寄存器對應(yīng)的寄存器就被打開，此時(shí)此寄存器就可以訪問了；若寫其它值，則其將被鎖定。例如，寫Ox55CCAA33到鑰匙寄存器RTCK，則將允許用戶訪問RTC寄存器。

MPC8xx處理器除了采用上述的節(jié)電方案外，在通信處理器模塊(CPM)中還設(shè)計(jì)了自己的節(jié)電機(jī)制邏輯電路，當(dāng)CPM空閑時(shí)，此邏輯電路就自動(dòng)關(guān)閉其時(shí)鐘。

2 MPC8xx處理器各種功耗模式之間的切換