摘要：介紹TMS320VC8420的多信道緩沖串口（McBSP）的基礎(chǔ)上，分析了其控制寄存器的配置和工作過程，并給出了直接存儲(chǔ)器訪問（DMA）方式下利用McBSP進(jìn)行通信的方法及程序代碼。

    關(guān)鍵詞：McBSP 子地址寄存器 DMA

TMS320VC5402是TI公司C54x系列定點(diǎn)DSP芯片中的新產(chǎn)品它集中了此系列早期產(chǎn)品的優(yōu)點(diǎn)，并提供了許多新的功能，開發(fā)和使用更加方便。C5402具有靈活的指令系統(tǒng)和操作性能，它可選擇助記符指令或算術(shù)指令作為編程指令，同時(shí)支持匯編語(yǔ)言和C語(yǔ)言的單獨(dú)或混合編程。C5402采用改進(jìn)的Harvanl處理結(jié)構(gòu)，指令流水線操作。計(jì)算和處理速度很高，系統(tǒng)單指令周期可達(dá)到10ns。在片內(nèi)提供16k的RAM用作程序和數(shù)據(jù)存儲(chǔ)，其最大可擴(kuò)展尋址空間為1M字節(jié)。C5402提供的McBSP串口和DAM數(shù)據(jù)傳送方式極大地方便它在通信領(lǐng)域的應(yīng)用和開發(fā)。C5402由于其高性能價(jià)格而成為當(dāng)前語(yǔ)言和靜態(tài)圖象處理和主流產(chǎn)品。本文主要介紹C5402和McBSP原理、配置以及DAM方式下如何實(shí)現(xiàn)利用McBSP的通信。

1 C5402 McBSP串口的特點(diǎn)

C5402提供了兩個(gè)多信道緩沖串口：McBSP和McBSP1。McBSP基于54x系列DSP標(biāo)準(zhǔn)串口，它提供了以下功能：

全雙工同步或異步通信功能；

實(shí)現(xiàn)連續(xù)的發(fā)送和接收數(shù)據(jù)流的功能；

與工業(yè)標(biāo)準(zhǔn)編解碼器、模擬接口芯片（AICs）以及其他串行連A／D和D／A器件的直接接口；

外部時(shí)鐘輸入或內(nèi)部可編程時(shí)鐘兩種進(jìn)控制方式；

獨(dú)立可編程的發(fā)送和接收幀同步。

多信道數(shù)據(jù)傳輸，最多可擴(kuò)展于至高無上28個(gè)信道；

μ律和A律壓縮擴(kuò)展，用于數(shù)據(jù)壓縮；

幀同步和數(shù)據(jù)時(shí)鐘優(yōu)先級(jí)可編程，實(shí)現(xiàn)不同信道的數(shù)據(jù)流幀同步和傳輸優(yōu)先級(jí)控制。

2 McBSP的工作過程

C5402的McBSP的接口信號(hào)包括：接收數(shù)據(jù)DR、發(fā)送數(shù)據(jù)DX、發(fā)送時(shí)鐘CLKX、接收時(shí)鐘CLKR、接收幀同步 FSR、發(fā)送幀同步FSX和外部輸入時(shí)鐘CLKS。其內(nèi)部結(jié)構(gòu)如圖1所示。其中內(nèi)部數(shù)據(jù)的發(fā)送和接收移位及緩存；時(shí)鐘和幀同步生在與控制模塊實(shí)現(xiàn)McBSP數(shù)據(jù)傳輸波特率設(shè)置以及同步傳輸時(shí)同步信號(hào)的產(chǎn)生的判斷；C5402提供了多信道傳輸模式，通過多信道選擇模塊過行配置；CPU和DMA中斷模塊用于觸發(fā)CPU或DMA控制器的中斷響應(yīng)。

McBSP通過DX和DR實(shí)現(xiàn)DSP與外部設(shè)備的通信數(shù)據(jù)交換。其中DX完成數(shù)據(jù)的發(fā)送，DR用來接收數(shù)據(jù)。同時(shí)通過CLKX、CLKR、FSR和FSX實(shí)現(xiàn)時(shí)鐘和幀同步控制。DSP通過McBSP的16位控制寄存器接入內(nèi)部外設(shè)總線。

通過McBSP發(fā)送數(shù)據(jù)時(shí)，CPU或DAM控制器將被發(fā)送數(shù)據(jù)寫入數(shù)據(jù)發(fā)送寄存器DXR[1,2]。若傳輸轉(zhuǎn)移寄存器XSR[1,2]中有數(shù)據(jù)，是DXR[1,2]中的值移向XSR[1,2]，再由XSR[1,2]將數(shù)據(jù)移到DX上發(fā)送；若XSR[1,2]不為空，則等待將XSR[1,2]中的數(shù)據(jù)全部移到DX腳發(fā)送之后才將DXR[1,2]中的值復(fù)制到XSR[1,2]，然后移位到DX。

McBSP的接收緩沖寄存器包括三個(gè)：接收移位寄存器RSR[1,2]、接收緩沖寄存器[1,2]和接收數(shù)據(jù)寄存器DRR[1,2]。到達(dá)DR接收腳的數(shù)據(jù)移存到RSR[1,2]，一旦接收到一個(gè)字（可以是8、12、16、24或32位），檢查RBR[1,2]，在CPU 或DMA控制器沒有對(duì)DRR[1,2]進(jìn)行操作時(shí)可以將RBR[1,2]中的數(shù)據(jù)復(fù)制到DRR[1,2]，CPU或DMA控制器通過讀取DRR[1,2]中的數(shù)據(jù)來實(shí)現(xiàn)串口數(shù)據(jù)接入。

3 子地址控制寄存器