作者：海軍工程大學電子工程學院 徐勤建 劉望鎖 姚直象 來源：《國外電子元器件》

摘要：介紹了cypress半導體公司推出的一種用于點對點之間的高速串行數(shù)據(jù)通信接收芯片cy7b933的原理及應用。詳細說明了其管腳功能、內(nèi)部組成、工作原理及工作方式。給出了一個由cy7b933構成的實際接收電路及設計方法。 關鍵詞：串行數(shù)據(jù)通信 cy7b933 fifo idt7200 基帶傳輸 差分pecl輸出 1 概述 cy7b933是cypress半導體公司推出的一種用于點對點之間高速串行數(shù)據(jù)通信的接收芯片。與其配套的發(fā)送芯片為cy7b923。cy7b933接收芯片的內(nèi)部電路主要包括兩對pecl串行輸入接口、pecl-ttl電平轉(zhuǎn)換器、時鐘同步器、成幀器、移位器、譯碼寄存器、譯碼器、輸出寄存器和測試邏輯等幾部分。在與cy7b923配套時，cy7b933也有三種傳輸速度的器件可供選擇：其中標準系列的器件有cy7b933-jc、cy7b933-ji、cy7b933-sc和cy7b933-mb等四種型號，它們的傳輸速度為160～330mbps；高速系列的器件有cy7b933-400jc和cy7b933-400ji，其傳輸速率為160～400mbps；低速系列的器件有：cy7b933-155jc、cy7b933-155ji等，其傳輸速率為150～160mbps。cy7b933的封裝形式有28腳soic/plcc/lcc等三種，采用0.8mbicoms工藝生產(chǎn)和單+5v電源供電，功率為650mw。 2 引腳功能及內(nèi)部結構 cy7b933的引腳排列如圖1所示（soic封裝），表1所列為其引腳功能說明。圖2所示是其內(nèi)部結構框圖，下面介紹各部分的主要功能。

表1 cy7b933的引腳功能表 名 稱 輸入/輸出 引 腳 功 能 q0-q7（qb-h） ttl電平輸出 并行數(shù)據(jù)輸出。q0-q7輸出腳的值是剛接收到的數(shù)據(jù)。這幾個腳的數(shù)據(jù)是隨著ckr的變化而同步變化 sc/d（qa） tll電平輸出 特殊字符/數(shù)據(jù)指示。sc/d表明接收的數(shù)據(jù)類型：sc/d是高電平，表明接收的內(nèi)容是控制碼（特殊字符）；sc/d是低電平，表明接收到的是數(shù)據(jù)字符 rvs(qj) tll電平輸出 接收違例字符指示。當rvs為高點平時，表明在接收數(shù)據(jù)流中檢測到違例字符；若為低電平，表明檢測到錯誤碼；在bist方式時，若rvs為低電平，表明由發(fā)送器、接收器以及鏈接線路等構成的整個系統(tǒng)工作正常 rdy tll電平輸出 輸出數(shù)據(jù)準備好。上的負脈沖表明已經(jīng)接收到一個新數(shù)據(jù)，并且已經(jīng)準備好傳送。接收到空字符時，rdy不出現(xiàn)負脈沖。在bist方式下，rdy只是在每次測試循環(huán)中的最后一個字符出現(xiàn)時為高電平，其余時間保持低電平 ckr tll輸出 讀數(shù)據(jù)時鐘。它是一個讀字節(jié)數(shù)據(jù)時鐘信號，其頻率和相位與輸入的串行數(shù)據(jù)流保持一致 a/b pecl電平輸入 串行數(shù)據(jù)輸入端選擇。是pecl100k類型（接5伏參考電壓）的輸入端，用于輸入端的選擇。若a/b為高電平，ina端連接到移位寄存器，ina上的輸入信號有效并進行譯碼；若a/b為低電平，選inb端 ina± 差分輸入 串行數(shù)據(jù)輸入端（ina±） inb(inb+) pecl電平輸入（差分輸入） 串行數(shù)據(jù)輸入b端。這個腳即可以作為單端方式的pecl接收端（inb），也可以作為差分對的正半端（inb+） si pecl電