PM5YDW674182中的P和G的作用是什么?

說明反碼和補(bǔ)碼之間的關(guān)系。

簡(jiǎn)要說明由加補(bǔ)碼完成減法運(yùn)算的原理。

前面介紹的中、小規(guī)模組合邏輯集成器件性能好、結(jié)構(gòu)簡(jiǎn)單,因而成為組成數(shù)字系統(tǒng)的基本構(gòu)件。但是對(duì)于一個(gè)大型復(fù)雜的數(shù)字系統(tǒng),過多的器件可能導(dǎo)致功耗高、占用空間大和系統(tǒng)可靠性差等問題。利用可編程邏輯器件進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì),可以較好地解決以上問題�？删幊踢壿嬈骷且环N可以由用戶定義和設(shè)置邏輯功能的器件。該類器件具有邏輯功能實(shí)現(xiàn)靈活、集成度高、處

理速度快和可靠性高等特點(diǎn)。

PLD①的結(jié)構(gòu)、表示方法及分類

PLD的結(jié)構(gòu)，PLD的一般結(jié)構(gòu)框圖如圖4,5.1(a)所示。與陣列和或陣列是它的基本組成部分,通過對(duì)與、或陣列的編程實(shí)現(xiàn)所需的邏輯功能。輸人電路是由輸入緩沖器組成,通過它可以得到驅(qū)動(dòng)能力強(qiáng),并且互補(bǔ)的輸人信號(hào)變量送到與陣列。有些PLD器件的輸人電路包含鎖存器或寄存器等時(shí)序電路。輸出電路主要分為組合和時(shí)序兩種方式,組合方式的或陣列經(jīng)過三態(tài)門輸出,時(shí)序方式的或陣列經(jīng)過寄存器和三態(tài)門輸出。有些電路可以根據(jù)需要將輸出反饋到與陣列的輸人,以增加器件的靈活性。圖4.5,1(b)所示為PLD基本電路結(jié)構(gòu),為簡(jiǎn)明起

見,將輸出三態(tài)門省略。

PLD的表示方法，為了便于繪制與、或陣列的結(jié)構(gòu)圖,采用一種簡(jiǎn)化的表示方法,該方法的各種符號(hào)及含義如下。

連接方式，在圖4.5.1(b)所示基本的PLD結(jié)構(gòu)中,門陣列的每個(gè)交叉點(diǎn)稱為“單元”單元的連接方式共有三種情況,如圖4.5,2所示:

硬線連接。硬線連接是固定連接,不可以編程改變。                    

可編程“接通”單元。它依靠用戶編程來實(shí)現(xiàn)“接通”連接。

可編程“斷開”單元。編程實(shí)現(xiàn)斷開狀態(tài)。這種單元又稱為被編程擦除單元。