片內(nèi)ROM的引導程序首先讀取I/O空間的FFFFh地址內(nèi)容（指定為8000h）作為引導表的起始地址，通過判別引導表起始地址內(nèi)的引導標識來確定是8位并行還是16位并行引導方式。

若引導標識是10AAh，則是16位的并行引導方式；若引導標識是08AAh，則是8位的并行引導方式。

當從I/O空間FFFFh地址讀取不到有效的引導標識時，片內(nèi)ROM的引導程序即讀取數(shù)據(jù)空間FFFFh的內(nèi)容作為引導表的起始地址。

同樣通過判別引導表起始地址內(nèi)的引導標識來確定是8位并行還是16位并行引導方式。

當EPROM數(shù)據(jù)位寬是8bit時，則要讀取數(shù)據(jù)空間FFFFh地址的內(nèi)容（低字節(jié)）和FFFEh地址的內(nèi)容（高字節(jié)）作為引導表的起始地址。

Bits15～11位為0，Bits10～8位為所選寄存器地址值，Bits7～0位為所選中寄存器的編程值。

4個用戶可編程寄存器的描述如下：R1中包含模擬輸入通道選擇，硬件 / 軟件編程方式選擇；R2進行單機 / 從機工作和電話模式選擇；R3控制帶從機個數(shù)選擇；R4用來設置模擬信號可編程放大增益和A/D、D/A轉(zhuǎn)換頻率。其它兩個寄存器R5、R6是廠家留著測試用的，用戶不可以對其編程。

對4個可編程寄存器編程，使AD50C工作在以下狀態(tài)：選擇INP/INM為工作模擬輸入，15+1位ADC和15+1位DAC模式，不帶從機，采樣頻率為10.67KHz，模擬信號輸入和輸出放大增益均為0dB。

在發(fā)端輸入的信息先經(jīng)信息調(diào)制形成數(shù)字信號，然后由擴頻碼發(fā)生器產(chǎn)生的擴頻碼序列去調(diào)制數(shù)字信號以展寬信號的頻譜。展寬后的信號調(diào)制到射頻發(fā)射出去。

接收端則采用與發(fā)射端同步的代碼進行相關檢波，把被展寬有用頻譜收集起來，所形成的信息碼送給后端進行解碼。

數(shù)據(jù)經(jīng)過卷積碼編碼后，與偽隨機序列發(fā)生器產(chǎn)生的擴頻碼序列進行模2加，產(chǎn)生的碼序列通過調(diào)制器轉(zhuǎn)換產(chǎn)生比數(shù)字信息的頻譜寬得多的調(diào)制信號。

系統(tǒng)中最重要的兩個流程是編碼器和偽隨機序列發(fā)生器。采用TMS320C54x來實現(xiàn)這兩個核心流程。

卷積碼被廣泛用于無線通信中的差錯控制編碼中，它的解碼端可采用成熟的Viterbi解碼算法。

'54x芯片能夠快速地執(zhí)行算法所需的加一比一選操作（ACS指令）。實踐證明采用卷積編碼是一個良好的方法。

上海德懿電子科技有限公司  www.deyie.com

來源：21ic.如涉版權請聯(lián)系刪除。圖片供參考