摘要：介紹了采用videx-ⅱpr0系列fpca設(shè)計的應(yīng)用于下一代無線通信系統(tǒng)中的高速i／o。由于充分利用芯片中集成的rocket i／o模塊，并采用差分輸入?yún)⒖紩r鐘、8b／10b編碼、預(yù)加重處理、通道綁定技術(shù)等，實現(xiàn)了四個綁定通道的高速互連(2．5gbaud)。設(shè)計結(jié)果表明，采用rocket i／o模塊進行高速i／o設(shè)計，可極大簡化片上邏輯電路和片外pcb版圖設(shè)計。

    關(guān)鍵詞：rocket i／o 抖動 差分線 通道綁定 眼圖

    由于通信對帶寬的需求迅猛增長，促使一系列基于差分、源同步、時鐘數(shù)據(jù)恢復(fù)(cdr)等先進技術(shù)的互連方式應(yīng)運而生。在傳統(tǒng)設(shè)計中，單端互連方式易受干擾、噪聲的影響，傳輸速率最高只能達到200~250mbps／line；在更高速率的接口設(shè)計中，多采用包含有源同步時鐘的差分串行傳輸方式(如lvds、lvpecl等)，但在傳輸過程中時鐘與數(shù)據(jù)分別發(fā)送，傳輸過程中各信號瞬時抖動不一致，破壞了接收數(shù)據(jù)與時鐘之間的定時關(guān)系，因而傳輸速率很難超越1gbps／channel；xilinx公司推出了內(nèi)嵌rocket i/o模塊的virtexⅱpro系列fpga，使實現(xiàn)更高的傳輸速率成為可能[1～3]。采用了cml(currentmode logic)、cdr、線路編碼(8b／10b)和預(yù)加重等技術(shù)的rocket i/o模塊，可極大地減小時鐘扭曲、信號衰減和線路噪聲對接收性能的影響，從而使傳輸速率進一步提高。本文著重討論如何配置rocket i／0模塊，進行fpga的片內(nèi)、片外設(shè)計和仿真，從而在以10英寸差分線組互連的兩片fpga間達到2．5gbaud／channel的傳輸速率，并實現(xiàn)了四個雙向通道的綁定操作。

    1 rocket，i／o特性

    virtexⅱpro系列fpga內(nèi)嵌的rocket i／o模塊是基于mindspeed公司四代skyrailtm技術(shù)開發(fā)的高速串行收發(fā)器，該系列fpga單片最多集成了24路rocket i/o收發(fā)器，最大可提供75gbps全雙工通信帶寬。rocket i/o模塊靈活的配置方式使其可以提供對光纖通道、千兆以太網(wǎng)、xaui、infiniband、pci express等一系列高速通信標準的支持。其主要特性為：(1)每個通道收發(fā)器支持從622mbps至3．125gbps的全雙工傳輸速率；(2)收發(fā)器內(nèi)嵌發(fā)送時鐘生成電路和接收時鐘恢復(fù)電路；(3)cdr源同步數(shù)據(jù)發(fā)送方式；(4)五級可編程輸出電壓幅度(800~1600mv)控制；(5)四級可編程輸出預(yù)加重處理；(6)收發(fā)器支持交流和直流耦合方式，可兼容多種高速接口標準；(7)片內(nèi)集成可編程差分終端電阻(50ω、75ω)；(8)支持片內(nèi)串行和并行環(huán)回測試模式；(9)可編程標界檢測符(comma)圖樣，提供對多種協(xié)議標準的支持。

    rocket i／0收發(fā)器由物理媒質(zhì)適配層(pma)和物理編碼子層(pcs)構(gòu)成，如圖1所示。其中pma層屬于收發(fā)器的數(shù)／�；旌筒糠�，包括串／并變換器、并／串變換器、差分發(fā)送驅(qū)動器、差分接收器、發(fā)送時鐘生成電路、接收時鐘恢復(fù)電路等。而pcs層屬于收發(fā)器的數(shù)字部分，包括發(fā)送fifo、8b／10b編碼器、8b／10b***、crc生成和校驗、用于通道綁定和時鐘修正的elastic buffer等。由于要支持多種高速串行通信標準，rocket i／o模塊的pma和pcs包含了許多配置參數(shù)，這些參數(shù)可以通過外部端口和內(nèi)部配置寄存器進行設(shè)定。配置過程可以以靜態(tài)(參數(shù)通過fpga配置文件設(shè)定)或動態(tài)(通過rocket i/o的配置端口進行局部重新配置)的方式進行。

    2 rocket i／o的設(shè)計要素

    要達到rocket i／o模塊的最佳性能，需要考慮到諸多設(shè)計因素，本文就其最重要的部分展開討論。

    2．1 參考時鐘

    高性能的通信質(zhì)量要求有高穩(wěn)定性和高精度的時鐘源。抖動和頻偏是衡量時鐘源的兩個重要指標。抖動一般是指一個實際情況下的周期信號每個周期的圖樣相對于該信號理想情況下一個周期圖樣的偏差[4]。抖動產(chǎn)生原因包括時鐘晶體本身的機械振動、器件的熱噪聲和電源串人噪聲等。抖動可以分為確定性抖動和隨機抖動。確定性抖動是線性可加的，它包括信號在傳輸中媒質(zhì)損耗、碼間串擾(isi)等周期性因素導(dǎo)致的抖動；隨機抖動是均方可加的，它是由半導(dǎo)體器件熱噪聲、電源波動等共模隨機噪聲源導(dǎo)致的。頻偏是指時鐘標稱頻率與實際頻率的偏差，主要受晶體加工精度的影響。由于rocket i／o模塊內(nèi)部將輸人參考時鐘20倍頻，而rocketi／o模塊可容忍的輸人參考時鐘抖動公差為40ps，可見參考時鐘的抖動對其性能有直接影響。在virtexⅱpro系列fpga中，rocket i／o模塊集中分布在上、下四個通道中。當rocket i／o