引 言
ADSP-TSl01是AD公司新一代TigerSHARC結(jié)構(gòu)的數(shù)字信號處理器，具有多指令流多數(shù)據(jù)流(MIMD)結(jié)構(gòu)；有兩個計算單元，每個單元包括算術(shù)邏輯單元(ALU)、移位寄存器(shift)、乘法器(mult)、寄存器組(register files)。ADSP-TSl01性能比ADSP21160有顯著提高，且與之兼容，使得以ADSP21160開發(fā)的產(chǎn)品升級快速、簡捷。ADSP-TSl01是64位處理器，工作在250 MHz時鐘下，可進(jìn)行32位定點(diǎn)和32位或40位浮點(diǎn)運(yùn)算，提供最高1500 MFLOPS(Millions of floating-pointoperations per second，每秒執(zhí)行百萬次浮點(diǎn)操作)的運(yùn)算能力；內(nèi)部具有6 M位雙口 SRAM，同時集成了I/O處理器，加上內(nèi)部總線，消除了I/O瓶頸。此外，ADSP-
TSl01適宜多處理器結(jié)構(gòu)，內(nèi)部集成總線仲裁，通過鏈路(1ink)12I和外部(external)口可支持并行處理器，而不需任何附加邏輯電路，每一個處理器可直接讀寫任何一個并行處理器的內(nèi)存。本文簡要介紹其性能、應(yīng)用特點(diǎn)及芯片內(nèi)部的系統(tǒng)結(jié)構(gòu)和功能框圖，給出ADSP-TSl01的一種典型應(yīng)用，并說明DSP的電源供電和功耗的計算方法。
1 ADSP-TSl01的主要性能
ADSP-TSl01的主要性能如下：
◆采用TigerSHARC結(jié)構(gòu)，具有3條獨(dú)立總線用于取指令、取數(shù)據(jù)、不間斷I/O；
◆指令周期4 ns，工作時鐘250 MHz；
◆單指令流多數(shù)據(jù)流(SIMD)提供兩個運(yùn)算單元，每個有一個算術(shù)邏輯單元、乘法器、移位器、寄存器組，可同時在兩個運(yùn)算單元上進(jìn)行同一指令下對不同數(shù)據(jù)的32位操作；
◆提供最大1 500 MFLOPS運(yùn)算能力；
◆片內(nèi)6 M位雙口SRAM，允許CPU、Host和DMA的獨(dú)立存�。�
◆有14個DMA通道，可進(jìn)行內(nèi)存和外存、外設(shè)、主處理器、串(serial)口、鏈路(1ink)口之間的數(shù)據(jù)傳輸；
◆有2個數(shù)據(jù)地址發(fā)生器(IALU)，允許取模和按位取反操作；
◆片內(nèi)集成I/0處理器、6 M位雙口 SRAM，具有串行、連接、外部總線和JTAG測試口，支持多處理器結(jié)構(gòu)；
◆并行總線和多運(yùn)算單元，使單周期可執(zhí)行1次算術(shù)邏輯運(yùn)算、1次乘法、1次雙口SRAM的讀或?qū)�，以�?次取指操作，CPU與內(nèi)存之間可進(jìn)行每周期4個32位浮點(diǎn)字的傳輸；
◆簇式多處理器最高可支持8個TigerSHARC ADSP-TSl01。
ADSP-TSl01性能測試如表1、2所列

2 ADSP-TSl01的系統(tǒng)結(jié)構(gòu)框圖和功能簡介
圖1為ADSP一TSl01的系統(tǒng)結(jié)構(gòu)框圖。由圖可見，ADSP-TSl01包括PEX、PEY兩個運(yùn)算單元，每一個浮點(diǎn)運(yùn)算有一個算術(shù)邏輯單元、乘法器、移位器、32字寄存器組。另外，算術(shù)邏輯單元、乘法器、移位器為并行排列，可進(jìn)行單周期多功能操作，如在同一機(jī)器周期中算術(shù)邏輯單元和乘法器可同時進(jìn)行操作。

◆當(dāng)數(shù)據(jù)在存儲器和寄存器之間傳遞時，IALU提供存儲器的地址。每個IALU有一個算術(shù)邏輯單元、32字寄存器組。
◆程序控制器包括指令隊列緩沖器(IAB)和分支目標(biāo)緩沖器(BTB)。ADSP-TSl01既有4個外部中斷IRQ3～O，也有內(nèi)部中斷。
◆3條128位總線提供高的寬帶連接。每個總線允許每個周期4條指令或4隊列數(shù)據(jù)進(jìn)行傳輸。外部口和其他鏈路口的片上單元也用這些總線訪問存儲器。在每個周期僅能訪問一個存儲器塊，故DMA或外部口傳輸與處理器核在訪問同一塊時必須進(jìn)行競爭。
◆片內(nèi)6 M位SRAM，分為3個(M0、M1、M2)128位寬的2 M位的塊，可組合構(gòu)成數(shù)據(jù)、程序存儲器，每個SRAM與兩個總線相連，允許單周期內(nèi)完成和CPU之間4個數(shù)的傳輸。
◆外部口支持與片外存儲器、主機(jī)(host)及8片ADSP-TSl01的多處理器接口。外部口支持同步、異步及突發(fā)式存取。
◆ADSP-TSl01提供了4個鏈路口，每個鏈路口是8位雙向口，與SHARC DSP口不兼容。
◆DMA控制器支持獨(dú)立于處理器的后臺零等待數(shù)據(jù)傳輸。14個DMA通道分別與外部口(4)、鏈路(1ink)口(8)，autoDMA
寄存器(2)相連，外部總線可采用8/16/32/64位字長進(jìn)行DMA操作。此外還有JTAG測試口及片內(nèi)仿真。
◆串口支持250 Mb/s的收發(fā)獨(dú)立的同步傳輸。
◆具有IEEE JTAG標(biāo)準(zhǔn)1149.1測試口和片內(nèi)仿真。
◆27 mm×27 mm或19 mm×19 mm PBGA封裝。
◆內(nèi)部ADD1.2 V，外部ADD3.3 V。
3 ADSP-TSl01的典型應(yīng)用
根據(jù)ADSP-TSl01的系統(tǒng)結(jié)構(gòu)特點(diǎn)，給出ADSP-TSl01在雷達(dá)信號處理方面的典型應(yīng)用，如圖2所示。信號處理機(jī)主要由以下幾部分組成。
① 運(yùn)放及A/D。DPMCW接收機(jī)視頻輸出信號幅度為O～+4 V，經(jīng)運(yùn)放接收后，輸出到A/D的模擬輸入端。運(yùn)放及A/D分為I、Q兩路輸入，以32位定點(diǎn)數(shù)同時采集到DSP1，在DSP1內(nèi)分為I、Q兩部分進(jìn)行處理。
② CPLD。CPLD內(nèi)部主要完成對數(shù)據(jù)的鎖存，產(chǎn)生A/D采樣時鐘、各個DSP的中斷請求信號和數(shù)據(jù)發(fā)送的同步信號。
③ DSP1。DSP1主要完成：A/D數(shù)據(jù)輸入變換，并輸出到DSP2；系統(tǒng)自舉。系統(tǒng)采用EPROM自舉方式，4