張衛(wèi)杰 路 平 來(lái)源：《國(guó)外電子元器件》

     摘要：文章以vxi總線開關(guān)矩陣模塊為例，介紹了基于可編程邏輯器件的vxibus寄存器基接口的開發(fā)過(guò)程。給出了選用altera公司的可編程邏輯器件flex

     10k10在maxplusii環(huán)境下，結(jié)合vxibus時(shí)序?qū)涌谶壿嬰娐愤M(jìn)行波形仿真和時(shí)序分析的方法。

     關(guān)鍵詞：vxi總線

     接口 cpld flex 10k

     1 引言

     vxi總線測(cè)試系統(tǒng)是一種世界范圍內(nèi)完全開放的、適用于多個(gè)生產(chǎn)廠家的模塊化儀器總線系統(tǒng)。隨著儀器功能逐漸向復(fù)雜化發(fā)展，以數(shù)字電路為主的接口電路的設(shè)計(jì)也在追求更高的集成度，這時(shí)如果采用可編程邏輯器件（pld）技術(shù)代替?zhèn)鹘y(tǒng)的中、小規(guī)模集成電路來(lái)實(shí)現(xiàn)電路設(shè)計(jì)，不僅可以節(jié)省大量的板上空間，而且電路的可靠性和可修改性也會(huì)大大提高。設(shè)計(jì)使用時(shí)可以根據(jù)接口和功能電路的需要選用合適的器件。在vxi總線開關(guān)模塊的設(shè)計(jì)中，由于功能電路需要vxi接口提供較多的譯碼電路（即組合邏輯單元），因此，選用altera公司的復(fù)雜可編程邏輯器件（cpld）flex

     10k10可在maxplusii開發(fā)環(huán)境下，采用原理圖與vhdl語(yǔ)言混合設(shè)計(jì)以及byteblaster在線編程技術(shù)來(lái)實(shí)現(xiàn)vxibus寄存器基的接口。此接口可在不改變外圍電路的情況下升級(jí)為更高級(jí)的消息基接口。

     2 vxibus寄存器基接口設(shè)計(jì)

     vxibus寄存器基接口電路由初始化電路、模塊和寄存器譯碼、寄存器讀寫及數(shù)據(jù)傳輸應(yīng)答、中斷申請(qǐng)及響應(yīng)等四部分組成。這些部分均可在一片flex10k10中實(shí)現(xiàn)，既可以采用原理圖設(shè)計(jì)，也可以采用硬件描述語(yǔ)言設(shè)計(jì)，還可以兩者混合來(lái)進(jìn)行設(shè)計(jì)。

     2.1 開機(jī)初始化

     根據(jù)vxi總線時(shí)序，在電源接通后，背板總線上的sysrst信號(hào)應(yīng)由低變高，以使softrst信號(hào)由高變低并啟動(dòng)一次模塊復(fù)位自檢過(guò)程。根據(jù)vxi總線協(xié)議，模塊復(fù)位自檢應(yīng)包括寄存器（基于配置寄存器和用戶定義操作寄存器）的初始化和功能電路的初始化。由于識(shí)別（id）寄存器、器件類型（dtype）寄存器以及狀態(tài)（status）寄存器是只讀寄存器，因此可采用靜態(tài)配置（sc）的方法，即在flex10k10內(nèi)部預(yù)先將協(xié)議規(guī)定的內(nèi)容鎖存在16位d觸發(fā)器中�？刂萍拇嫫骱陀脩舳x操作寄存器對(duì)于vxi主模塊來(lái)說(shuō)是只寫寄存器，初始化時(shí)只需根據(jù)需要寫入相應(yīng)的內(nèi)容即可。按照開關(guān)矩陣功能電路的要求，初始化階段須依次輸出16組脈沖，每次由譯碼輸出控制選通一列繼電路的行、列信號(hào)，從而完成對(duì)256個(gè)繼電路關(guān)斷操作。

     2.2 模塊和寄存器譯碼

     vxibus寄存器基模塊與消息基模塊的主要區(qū)別在于其與主模塊的通信方式不同，寄存器基模塊通常作為從模塊通過(guò)讀寫寄存器與主模塊通信。參與譯碼和讀寫模式控制的信號(hào)線有a01～a15,am0～am5,lword,ds0,ds1，write等。

     模塊和寄存器譯碼方式有兩種，一種是遞進(jìn)式譯碼，即將譯碼分為模塊譯碼和寄存器譯碼兩個(gè)層次，當(dāng)?shù)氐刂穉06～a13上的邏輯值與vxibus模塊唯一的邏輯地址相符時(shí)，說(shuō)明該模塊被選中，進(jìn)而根據(jù)地址線a01～a15以及write線等邏輯值進(jìn)行下一級(jí)的寄存器譯碼，以確定vxibus訪問(wèn)的具體寄存器；另一種是直接譯碼，即根據(jù)地址線a01～a15上的邏輯值一次性確定是否訪問(wèn)本模塊以及訪問(wèn)哪個(gè)寄存器，從而選通相應(yīng)的寄存器。這兩種方式各有利弊，若采用原理圖設(shè)計(jì)，受譯碼器輸入位數(shù)的限制，采用前一種遞進(jìn)式譯碼較為恰當(dāng)；若采用vhdl等硬件描述語(yǔ)言設(shè)計(jì)，則宜選用后一種譯碼方式，因?yàn)橹苯幼g碼在綜合時(shí)較遞進(jìn)方式使用了較少位數(shù)的計(jì)數(shù)器，而且省掉了多路選擇器和鎖存器，因而更能節(jié)約片內(nèi)資源，提高工作速度。

     ds0,ds1,a01,lword，am0-am5控制寄存器的讀寫模式，本模塊采用a16、d16非特權(quán)訪問(wèn)模式，且總是讀寫字節(jié)（0～1），因而上述位的