摘要：MAXll48是Maxim公司2005年最新推出的14位串行模／數(shù)轉(zhuǎn)換器。文中介紹了MAXll48的特點(diǎn)、結(jié)構(gòu)和工作原理，給出了它在8位CPU為核心的數(shù)據(jù)采集系統(tǒng)中的應(yīng)用實(shí)例。
關(guān)鍵詞：模數(shù)轉(zhuǎn)換器；MAXll48：串行
1 概述
模/數(shù)轉(zhuǎn)換器（ADC）是現(xiàn)代測控中非常重要的環(huán)節(jié)。它有并行和串行兩種數(shù)據(jù)輸出形式。并行ADC雖然數(shù)據(jù)傳輸速度快，但有引腳多、體積大、占用微處理器接口多的缺點(diǎn)；而串行ADC的傳輸速率目前已經(jīng)可以做得很高，并且具有體積小、功耗低、占用微處理器接口少的優(yōu)點(diǎn)。因此，串行ADC的應(yīng)用越來越廣泛。
MAXll48是Maxim公司最新推出的一種真差分、8通道、14位逐次逼近、串行輸出模／數(shù)轉(zhuǎn)換器。處理器接口多的缺點(diǎn)；而串行ADC的傳輸速率目前 該器件具有轉(zhuǎn)換速率高、功耗低、接口方便的優(yōu)點(diǎn)，特別適用于工業(yè)過程控制、高精度數(shù)據(jù)采集、便攜式數(shù)字儀表、醫(yī)療儀器等領(lǐng)域。

2 MAX1148的特點(diǎn)和結(jié)構(gòu)
2.1 MAX1148的特點(diǎn)
● 8路單端或4路差分輸入（內(nèi)置多路模擬開關(guān)，由軟件設(shè)置）。
● 單極性模式時(shí)輸出為二進(jìn)制模式；
雙極性模式時(shí)輸出為二的補(bǔ)碼格式，1LSB=（VREF/2N）；
數(shù)據(jù)在SCLK下降沿同步輸出，MSB先出。
● 5V±5%單電源。
● 內(nèi)部基準(zhǔn)電壓+4.096V或外接基準(zhǔn)。
● 采樣速率：(116ksps)；
120Aμ(10ksps)；
12Aμ(1ksps)；
300Aμ(關(guān)斷模式)。
● 內(nèi)置T/H（跟蹤/保持）電路。
● 內(nèi)部時(shí)鐘或外部串行時(shí)鐘（頻率范圍為0.1MHz~2.1MHz），可通過設(shè)置控制字中的PD1、PD0位進(jìn)行選擇。
● 提供一個(gè)硬關(guān)斷（將SHDN引腳置低）和兩個(gè)軟關(guān)斷（通過編程設(shè)置控制字中的PD1、PD0位來實(shí)現(xiàn)）模式。
● 與SPI/QSPI/MICROWIRE接口兼容。

2.2 MAX1148的結(jié)構(gòu)
MAX1148采用14位逐次逼近寄存器（SAR）和輸入跟蹤/保持（T/H）電路，實(shí)現(xiàn)將模擬信號轉(zhuǎn)換成14位數(shù)字信號，并用串行方式輸出的功能，其內(nèi)部結(jié)構(gòu)如圖1所示。
MAX1148采用20引腳的功能如下：
● CH0-CH7(1-8)：模擬輸入端。
● COM(9)：公共輸入端。單端模式下為模擬負(fù)輸入。單極性和雙極性模式下，當(dāng)轉(zhuǎn)換器輸入不為0，而希望轉(zhuǎn)換結(jié)果為0時(shí)，需在該端輸入相應(yīng)模擬電壓。
● SHDN（10）：關(guān)斷輸入，低電平有效。當(dāng)SHDN置低時(shí)，轉(zhuǎn)換器進(jìn)入硬關(guān)斷模式，轉(zhuǎn)換立即中止。
● REF（11）：內(nèi)部基準(zhǔn)電壓輸出或外部基準(zhǔn)電壓輸入，它是模數(shù)轉(zhuǎn)換的基準(zhǔn)電壓。該電壓決定了ADC輸入范圍和滿量程輸出值。
MAX1148含有一個(gè)內(nèi)部1.25V帶隙基準(zhǔn)，通過一個(gè)2kΩ電阻接至基準(zhǔn)緩沖器并引至REFADJ引腳。由于MAX1148的基準(zhǔn)緩沖器具有3.277V/V的增益，所以基準(zhǔn)緩沖器輸出引腳 REF直的電壓為4.096V，作為內(nèi)部基準(zhǔn)電壓使用。
如果使用外部基準(zhǔn)電壓，則有兩種使用方式：
（1）禁止內(nèi)部基準(zhǔn)緩沖（將REFADJ端與VDD端直接相連)，將外部基準(zhǔn)電壓(1.5V至VDD+50mV，輸出電流大于210μA)接至REF端即可(如圖3所示)。

(2)將外部基準(zhǔn)電壓連至REFADJ端，通過內(nèi)部基準(zhǔn)緩沖器，在REF引腳得到幅度為外部基準(zhǔn)電壓乘以基準(zhǔn)緩沖器增益3.277后的SAR ADC基準(zhǔn)電壓(如圖4所示)需要注意的是，在REF引測得的基準(zhǔn)電壓值必須在1．5V至VDD+50mV之間。
●REFADJ(12)：帶隙基準(zhǔn)輸出和基準(zhǔn)緩沖器輸入。REFADJ連至VDD時(shí)禁止內(nèi)部帶隙基準(zhǔn)和基準(zhǔn)緩沖放大器，其用法如前所述。
●AGND(13)：模擬地。
●DGND(14)：數(shù)字地。
●DOIJT(15)：串行數(shù)據(jù)輸出。CS置低時(shí)，數(shù)據(jù)在SCLK下降沿同步輸出。CS置高時(shí)，DOUT為高阻態(tài)。
●SsTRB(16)：串行觸發(fā)輸出，反映了ADC轉(zhuǎn)換狀態(tài)。
在內(nèi)部時(shí)鐘模式下，ADC轉(zhuǎn)換開始時(shí)，SSTRB由高變低，轉(zhuǎn)換完成后，SSTRB由低變高并保持兩個(gè)SCLK時(shí)鐘周期為高電平。從第三個(gè)SCLK時(shí)鐘周期開始，DOUT輸出轉(zhuǎn)換結(jié)果。
在外部時(shí)鐘模式下，ADC轉(zhuǎn)換開始時(shí)，SSTRB由低變高并保持兩個(gè)SCLK時(shí)鐘周期的高電平。從第三個(gè)SCLK時(shí)鐘周期開始，在進(jìn)行ADC轉(zhuǎn)換的同時(shí)，DOUT輸出轉(zhuǎn)換結(jié)果。置高時(shí)，SSTRB為高阻。
●DIN(17)：串行數(shù)據(jù)輸入，用于輸入控制字。CS置低時(shí)，數(shù)據(jù)在SCIK上升沿同步輸入。CS置高時(shí)，DIN為高阻態(tài)。
●CS(18)：片選輸入，低電平有效。只有CS置低時(shí)，數(shù)據(jù)才可同步輸入(DIN)或輸出(DOUT)。
●SCLK(19)：串行時(shí)鐘輸入，是數(shù)據(jù)同步輸入或輸出的移位信號。在外部時(shí)鐘模式下，無論是SCLK還是ADC轉(zhuǎn)換時(shí)鐘．都決定了轉(zhuǎn)換速率(SCLK的占空比必須在40％至60％之間)。
●VDD(20)：電源輸入。用0.1μF電容器接至AGND。
3 工作原理
3.1控制字格式
在啟動MAXll48進(jìn)行A／D轉(zhuǎn)換之前．必須先由SCLK將控制字從DIN端送入其內(nèi)部輸入移位寄存器，以決定其工作模式并啟動轉(zhuǎn)換。
3.2時(shí)鐘模式
MAXll48可用外部串行時(shí)鐘或內(nèi)部時(shí)鐘兩種模式來完成逐次逼近轉(zhuǎn)換。但是，不管哪種模式，數(shù)據(jù)的移人