張 偉，李 竹

引 言

光纖通信具有高速、大容量、長距離、低損耗、強抗干擾能力等特點，適合多種綜合數(shù)據(jù)業(yè)務，是未來寬帶網(wǎng)絡的發(fā)展方向。我國的信息化建設正處于大發(fā)展時期，對光纖、光纜、高速光電器件及光傳輸設備的需求量很大，市場前景廣闊，國內(nèi)已建的2.5 Gbit／s(STM-16)SDH骨干網(wǎng)已經(jīng)不能滿足爆炸增長的信息需求，10 Gbit／s(STM-64)光傳輸系統(tǒng)成為我國近期產(chǎn)業(yè)化的重點。為了提高信道利用率，使多個信號沿同一信道傳輸而互相不干擾，高速復接器的設計對于高速光纖傳輸系統(tǒng)的實現(xiàn)至關重要。復接器的速度是影響整個光纖傳輸系統(tǒng)速度的一個關鍵因素。在10Gbit／s速率以上，復接電路涉及到一系列高速電路，在電路設計、測試、封裝等方面都有很大的挑戰(zhàn)性。

CMOS工藝具有價格便宜、集成度高、功耗低的特點。隨著CMOS工藝的發(fā)展，器件特征頻率大幅提高，采用CMOS工藝實現(xiàn)超高速集成電路成為可能。本文給出了使用CMOS工藝設計的單片集成超高速4：1復接器。

1 系統(tǒng)結構

復接器有串行、并行、和樹形3種基本結構。N：1串行結構復接器結構簡單，容易實現(xiàn)，但是工作在高速狀態(tài)的器件多，它的速度受到了限制。由于需要大電流來支持高速度，所以串行結構的電路功耗較大。N：1并行結構復接器需要N個不同相位的時鐘，N個相位準確的時鐘的產(chǎn)生難度高，對于N≥4的高階復接器，因為或門的扇入系數(shù)大，導致或門速度降低，所以工作速率的大幅度提高比較困難。樹形結構復接器中工作在最高速率的電路只有最后一級2：1復接器和第1級分頻器，其他電路均工作在較低速狀態(tài)，所以功耗比較小。但電路規(guī)模在3種結構的電路中最大。樹形結構復接器的速度取決于最后一級2：1復接器的速度，所以通過優(yōu)化最后一級2：1復接器的電路參數(shù)可以獲得很高的比特率。本次設計選用樹形結構，系統(tǒng)結構圖如圖1所示。

圖1中樹形結構的4：1復接器是由3個2：1高速復接器級聯(lián)而成，結構如圖2所示。

主要模塊包括MS-FF(主-從D觸發(fā)器)、MSM-FF(主-從-主D觸發(fā)器)、2：1選擇器、時鐘和數(shù)據(jù)的輸入緩沖電路。為了獲得足夠大的相位裕度，最理想的狀態(tài)是使數(shù)據(jù)選擇器在時鐘的正半周期時在D1(或D2)的中心采樣，而在時鐘的負半周期時在D2(或D1)的中心采樣，這樣就可以避免由于時鐘的細小誤差而產(chǎn)生毛刺或邏輯錯誤，也給分頻器的設計創(chuàng)造了有利條件。為了達到這種理想狀態(tài)，兩個并行通道的輸人數(shù)據(jù)(D1和D2)速率相同，D1經(jīng)過MS-FF到達選擇器，而D2經(jīng)過MSM-FF到達選擇器，其中MSM-FF和MS-FF均工作在時鐘的上升沿。這樣在選擇器的輸入端的兩路數(shù)據(jù)之間將產(chǎn)生半個時鐘周期的延時差。 本設計復接器速度達到了10 Gbit／s，系統(tǒng)中最低時鐘頻率都達到2.5 GHz，因此有必要討論系統(tǒng)時鐘分配的問題。時鐘布線采用驅(qū)動器樹，在分配路徑中放置驅(qū)動器來控制時鐘偏差。為了滿足樹的對稱性，在分配樹有最高優(yōu)先權的地方通常有必要提供一層互連金屬層。如果做不到這一點，可以用不同的互連層來設計樹，但布線路徑應當相同。樹的每個端點處盡可能采用電氣上相同的接收或驅(qū)動電路。

2 主要單元電路結構

基本的單元電路如鎖存器、選擇器、時鐘的輸入緩沖器等都使用了源極耦合場效應管邏輯(SCFL)電路。SCFL電路的傳輸延時受晶體管特性(如閾值電壓等)的影響較小，這有利于減小由晶體管的非線性導致的時鐘信號的畸變。同時，SCFL邏輯電路輸出信號擺幅大，輸入的負載電容小，所以容易提高工作速度，與CMOS邏輯相比，在高速的條件下也有低功耗的優(yōu)勢。

2.1 鎖存器和D觸發(fā)器

輸入級的差分對起著采樣的作用，反饋級的差分對則起著鎖存的作用，兩者分別在時鐘的上升沿和下降沿工作。減小鎖存器輸出端的負載電容可以有效地提高鎖存器的工作速度。因此，通過調(diào)節(jié)輸入級差分對管和反饋級差分對管的柵寬的比值，可以調(diào)節(jié)鎖存器工作的最佳頻率范圍。將兩個鎖存器級聯(lián)即成D觸發(fā)器，如圖3所示。

2.2 選擇器

復接單元