隨著便攜式產(chǎn)品越來越多，產(chǎn)品的功能，性能的提升，它們對電源管理的要求也更高了，這里跟大家探討的是cmos ldo在便攜式產(chǎn)品中的應(yīng)用。便攜式產(chǎn)品在大多數(shù)情況下是靠電池供電，內(nèi)部(即電池后端)的電源管理有dc/dc和ldo兩種實(shí)現(xiàn)方式，各有優(yōu)缺點(diǎn)。正常工作時(shí)，dc/dc模塊能提供給系統(tǒng)穩(wěn)定的電壓，并且保持自身轉(zhuǎn)換的高效率，低發(fā)熱。但在一些應(yīng)用條件下，比如工作在輕載狀況下或是給rf供電時(shí)，dc/dc的靜態(tài)電流及開關(guān)噪聲就顯得比較大了， cmos ldo正好可以滿足在這些應(yīng)用條件下的供電要求，cmos ldo有著極低的靜態(tài)電流，極低的噪聲，較高的psrr（電源紋波抑制比），以及較低的dropout voltage（輸入輸出電壓差）。

    cmos ldo產(chǎn)品的特點(diǎn)

    1.cmos ldo的自身功耗：

    cmos ldo在正常工作時(shí)，存在自身的功耗，可以大概表示為：

    pd=(vin-vout)×iout+vin×iq，

    由這個(gè)式子可以看出，重載以及大輸入輸出電壓差都會(huì)增大pd，從而降低ldo的轉(zhuǎn)換效率。然而當(dāng)iout=0時(shí)，iq決定ldo的功耗，而cmos ldo的iq僅有1ua~80ua，使得ldo自身幾乎沒有功耗。

    如在tcxo(溫度補(bǔ)償晶振)電源中，其只需要5ma的負(fù)載電流，vout固定，若能控制vin的值僅稍大于vout+vdrop，(一般地，cmos ldo的vdrop在iout=5ma條件下，其值為5mv~10mv)，則ldo的自身功耗pd在不到1mw，這取決于方案設(shè)計(jì)工程師在應(yīng)用電路中的設(shè)計(jì)。

    現(xiàn)在更多的工程師，將dc/dc與ldo共同設(shè)計(jì)進(jìn)電源管理方案中，因?yàn)樗麄儼l(fā)現(xiàn)，開關(guān)型轉(zhuǎn)換器存在一定的噪聲干擾和高靜態(tài)電流等問題，這種情況在處理器供電應(yīng)用中尤為突出。開發(fā)商為了讓處理器在不執(zhí)行指令時(shí)保持極低的電能消耗，往往把產(chǎn)品設(shè)置為“深度睡眠模式”和“喚醒工作模式”兩種狀態(tài)。

    而如果在“深度睡眠模式”下仍然采用開關(guān)型轉(zhuǎn)換器，其噪聲和靜態(tài)電流性能反而不如ldo優(yōu)越�；谶@種情況，已經(jīng)有廠商針對處理器（例如基帶處理器）供電應(yīng)用推出了ldo與開關(guān)型轉(zhuǎn)換器雙模系統(tǒng)。當(dāng)處理器處于“喚醒工作模式”時(shí)，系統(tǒng)通過芯片內(nèi)部開關(guān)切換成pwm模式，ldo輸出為高阻態(tài)，為處理器提供較高的電壓和較大的電流；而當(dāng)處理器處于“深度睡眠模式”時(shí)，系統(tǒng)通過芯片內(nèi)部開關(guān)切換成ldo模式，sw輸出為高阻態(tài)，為處理器提供較低電壓和微小電流。

    2.cmos ldo的穩(wěn)定性：

    典型ldo應(yīng)用需要增加外部輸入和輸出電容器。ldo穩(wěn)定性與輸出電容的esr密切相關(guān)，選擇穩(wěn)定區(qū)域比較大的ldo有利于系統(tǒng)的設(shè)計(jì)，并可以降低系統(tǒng)板的尺寸與成本。利用較低esr的電容一般可以全面提高電源紋波抑制比、噪聲以及瞬態(tài)性能。

    陶瓷電容器由于其價(jià)格低而且故障模式是斷路，通常成為首選；相比之下鉭電容器比較昂貴且其故障模式是短路。請注意，輸出電容器的esr 會(huì)影響其穩(wěn)定性，陶瓷電容器具有較低的esr，大概為10mω量級，而鉭電容器esr在100 mω量級。

    另外，許多鉭電容器的esr隨溫度變化很大，會(huì)對ldo性能產(chǎn)生不利影響。bcd的cmos ldo產(chǎn)品采用esr范圍在10mω~100ω的輸出電容就可以滿足全負(fù)載范圍內(nèi)的穩(wěn)定性。

    3.電路簡單及價(jià)格低：

    ldo的應(yīng)用電路都比較簡單，除了ldo自身以外，只需要2顆電容，個(gè)別產(chǎn)品還需要一顆bypass電容。總共只需要3~4顆原件。如此簡單的電路在成本也就相應(yīng)很低了。

    4.電路所需pcb面積�。�

    cmos ldo的cin和cout大多小于等于2.2uf，這樣的容值，0603封裝就可以做到了，ldo的封裝一般只是sot-23或sc-70,整個(gè)電路在pcb上的面積只有20mm2~30mm2，極大的節(jié)省了電路板的空間。

    隨著便攜式產(chǎn)品越來越多，產(chǎn)品的功能，性能的提升，它們對電源管理的要求也更高了，這里跟大家探討的是cmos ldo在便攜式產(chǎn)品中的應(yīng)用。便攜式產(chǎn)品在大多數(shù)情況下是靠電池供電，內(nèi)部(即電池后端)的電源管理有dc/dc和ldo兩種實(shí)現(xiàn)方式，各有優(yōu)缺點(diǎn)。正常工作時(shí)，dc/dc模塊能提供給系統(tǒng)穩(wěn)定的電壓，并且保持自身轉(zhuǎn)換的高效率，低發(fā)熱。但在一些應(yīng)用條件下，比如工作在輕載狀況下或是給rf供電時(shí)，dc/dc的靜態(tài)電流及開關(guān)噪聲就顯得比較大了， cmos ldo正好可以滿足在這些應(yīng)用條件下的供電要求，cmos ldo有著極低的靜態(tài)電流，極低的噪聲，較高的psrr（電源紋波抑制比），以及較低的dropout voltage（輸入輸出電壓差）。

    cmos ldo產(chǎn)品的特點(diǎn)

    1.cmos ldo的自身功耗：

    cmos ldo在正常工作時(shí)，存在自身的功耗，可以大概表示為：

    pd=(vin-vout)×iout+vin×iq，

    由這個(gè)式子可以看出，重載以及大輸入輸出電壓差都會(huì)增大pd，從而降低ldo的轉(zhuǎn)換效率。然而當(dāng)iout=0時(shí)，iq決定ldo的功耗，而cmos ldo的iq僅有1ua~80ua，使得ldo自身幾乎沒有功耗。

    如在tcxo(溫度補(bǔ)償晶振)電源中，其只需要5ma的負(fù)載電流，vout固定，若能控制vin的值僅稍大于vout+vdrop，(一般地，cmos ldo的vdrop在iout=5ma條件下，其值為5mv~10mv)，則ldo的自身功耗pd在不到1mw，這取決于方案設(shè)計(jì)工程師在應(yīng)用電路中的設(shè)計(jì)。

    現(xiàn)在更多的工程師，將dc/dc與ldo共同設(shè)計(jì)進(jìn)電源管理方案中，因?yàn)樗麄儼l(fā)現(xiàn)，開關(guān)型轉(zhuǎn)換器存在一定的噪聲干擾和高靜態(tài)電流等問題，這種情況在處理器供電應(yīng)用中尤為突出。開發(fā)商為了讓處理器在不執(zhí)行指令時(shí)保持極低的電能消耗，往往把產(chǎn)品設(shè)置為“深度睡眠模式”和“喚醒工作模式”兩種狀態(tài)。

    而如果在“深度睡眠模式”下仍然采用開關(guān)型轉(zhuǎn)換器，其噪聲和靜態(tài)電流性能反而不如ldo優(yōu)越�；谶@種情況，已經(jīng)有廠商針對處理器（例如基帶處理器）供電應(yīng)用推出了ldo與開關(guān)型轉(zhuǎn)換器雙模系統(tǒng)。當(dāng)處理器處于“喚醒工作模式”時(shí)，系統(tǒng)通過芯片內(nèi)部開關(guān)切換成pwm模式，ldo輸出為高阻態(tài)，為處理器提供較高的電壓和較大的電流；而當(dāng)處理器處于“深度睡眠模式”時(shí)，系統(tǒng)通過芯片內(nèi)部開關(guān)切換成ldo模式，sw輸出為高阻態(tài)，為處理器提供較低電壓和微小電流。

    2.cmos ldo的穩(wěn)定性：

    典型ldo應(yīng)用需要增加外部輸入和輸出電容器。ldo穩(wěn)定性與輸出電容的esr密切相關(guān)，選擇穩(wěn)定區(qū)域比較大的ldo有利于系統(tǒng)的設(shè)計(jì)，并可以降低系統(tǒng)板的尺寸與成本。利用較低esr的電容一般可以全面提高電源紋波抑制比、噪聲以及瞬態(tài)性能。

    陶瓷電容器由于其價(jià)格低而且故障模式是斷路，通常成為首選；相比之下鉭電容器比較昂貴且其故障模式是短路。請注意，輸出電容器的esr 會(huì)影響其穩(wěn)定性，陶瓷電容器具有較低的esr，大概為10mω量級，而鉭電容器esr在100 mω量級。

    另外，許多鉭電容器的esr隨溫度變化很大，會(huì)對ldo性能產(chǎn)生不利影響。bcd的cmos ldo產(chǎn)品采用esr范圍在10mω~100ω的輸出電容就可以滿足全負(fù)載范圍內(nèi)的穩(wěn)定性。

    3.電路簡單及價(jià)格低：

    ldo的應(yīng)用電路都比較簡單，除了ldo自身以外，只需要2顆電容，個(gè)別產(chǎn)品還需要一顆bypass電容�？偣仓恍枰�3~4顆原件。如此簡單的電路在成本也就相應(yīng)很低了。

    4.電路所需pcb面積�。�

    cmos ldo的cin和cout大多小于等于2.2uf，這樣的容值，0603封裝就可以做到了，ldo的封裝一般只是sot-23或sc-70,整個(gè)電路在pcb上的面積只有20mm2~30mm2，極大的節(jié)省了電路板的空間。