摘  要:為實現(xiàn)高速、大容量的數(shù)據(jù)存儲，提出一種基于硬盤Ultra DMA傳輸模式的高性價比解決方案。詳細介紹Nios嵌入式系統(tǒng)的整體構架和各個子模塊的功能；提出一種在不改變傳輸頻率條件下，通過使用寄存囂組對不同時鐘沿數(shù)據(jù)進行鎖存，以數(shù)據(jù)帶寬的擴展為代價，完成IDE總線上的雙邊數(shù)據(jù)沿鎖存與系統(tǒng)內部的單邊數(shù)據(jù)沿鎖存之間的傳輸模式轉換；給出具體的系統(tǒng)讀／寫操作的工作流程和相關軟件實現(xiàn)。
關鍵詞:Ultra DMA Nios 硬盤

引 言
    隨著消費類電子，如MP3、3G手機、視頻終端以及寬帶無線網絡的普及，對大容量存儲設備的需求越來越強烈。傳統(tǒng)的SRAM、SDRAM以及DDR SDRAM等存儲設備的價格與容量比，遠遠比硬盤高；光存儲設備雖然更加廉價，但是在便攜性上卻遠遜于硬盤解決方案�，F(xiàn)在硬盤廠商提供了各種適用于不同用途的廉價海量存儲設備，如1 in(英寸)的微硬盤可以應用于各種小巧的便攜設備中，2．5in硬盤可以應用于筆記本和移動存儲中，3．5in硬盤可以應用于個人PC和工業(yè)自動化中等等。    

    目前，硬盤支持的最為廣泛的IDE接口協(xié)議中，規(guī)定了PIO、DMA以及Ultra DMA三種數(shù)據(jù)傳輸模式，其傳輸速率PIO<多字DMA<Ultra DMA，如表1所列。隨著各種多媒體應用的廣泛普及，各種設備不但要求擁有海量存儲能力，在完成各種實時業(yè)務時對數(shù)據(jù)的傳輸速率也提出了嚴格的要求。

    現(xiàn)階段的設計研究主要集中于單邊沿鎖存數(shù)據(jù)的PIO和DMA傳輸模式。大多數(shù)設計主要用PIO模式完成控制命令的寫入和讀取操作，采用DMA數(shù)據(jù)傳輸模式進行直接內存讀取操作，提高數(shù)據(jù)傳輸?shù)乃俾�。如果在相同系統(tǒng)中使用Ultra DMA數(shù)據(jù)傳輸模式，則可以在不提高系統(tǒng)時鐘頻率的基礎上，將系統(tǒng)數(shù)據(jù)傳輸速率提高l倍，極大地改善了系統(tǒng)性能，而不需要付出更多的硬件資源。因而硬盤的Ultra DMA數(shù)據(jù)傳輸方式在工業(yè)自動化、Internet網絡、消費類電子和各種嵌入式系統(tǒng)中的需求會不斷增加，有著很好的商業(yè)前景。

1 Nios系統(tǒng)介紹
    該設計是在Altera公司推出的Nios嵌入式系統(tǒng)的平臺上，設計可以通過Ultra DMA數(shù)據(jù)傳輸方式進行高速硬盤讀寫的接口模塊，并開發(fā)出相應的IP核。

1.1 Nios系統(tǒng)結構
    Nios嵌入式處理器系統(tǒng)通常由N1os處理器、Avalon交換結構總線和各種外圍設備(存儲、接口及功能模塊)的IP核三部分構成。Altera的SOPC Builder系統(tǒng)開發(fā)工具可以自動生成這些組件以及連接它們的總線。

    Nios處理器是32位結構可配置并包含五級流水線的通用RISC微處理器，采用改進的哈佛存儲器結構；處理器帶有分離的數(shù)據(jù)和程序存儲器總線控制，具備高速緩存、中斷處理功能。與傳統(tǒng)處理器相比，Nios指令系統(tǒng)可通過自定義指令和標準處理器選項，利用硬件來明顯提高系統(tǒng)性能。

    Avalon交換結構總線是Altera開發(fā)的用于Nios嵌入式處理器的參數(shù)化接口總線，由l組預定義的信號組成，用這些信號可以連接1個或多個IP模塊。Altera的S0PC Builder系統(tǒng)開發(fā)工具自動地產生Avalon交換結構總線邏輯，其實現(xiàn)只需要極少的FPGA資源，提供完全同步的操作。

    Nios嵌入式處理器系統(tǒng)中的各種存儲模塊、接口模塊和功能模塊等都在Altera的標準外圍設備庫中以IP核的方式提供使用，或是由用戶自行設計添加到庫中，以IP模塊的方式在系統(tǒng)中復用。

    實現(xiàn)硬盤高速訪問功能模塊的設計，實際上是在設計一個完整的IP模塊，再在Altera提供的SOPC Builder開發(fā)環(huán)境的設備庫中集成該IP核，以達到設計的目的。

1.2采用Nlos軟核處理器構建系統(tǒng)的原因
    ①與其他的實現(xiàn)方式相比有著更好的性能價格比。最常見的硬盤讀取控制和數(shù)據(jù)傳