基于PC/104接口的ACM程控測試系統(tǒng)設計
發(fā)布時間:2007/4/23 0:00:00 訪問次數(shù):490
引言
在對飛機附件進行維修時,可以通過模擬飛行時可能出現(xiàn)的不同情況的環(huán)境參數(shù),預檢測附件的可能工作狀態(tài),以期達到合格的維修要求。顯然,使用傳統(tǒng)的分散型單片機控制檢測儀表系統(tǒng)要消耗大量的人力物力,而且很難保證測試系統(tǒng)的精度,系統(tǒng)的可擴展性也較差。隨著數(shù)字信號處理技術(shù)和微電子技術(shù)的發(fā)展,在一個較小的系統(tǒng)里完成多路數(shù)據(jù)參數(shù)的實時測量處理成為可能,因此,本文設計了一種分布式的數(shù)據(jù)測量檢測系統(tǒng),對各路參數(shù)進行分布式檢測,統(tǒng)一傳回主控室上位機進行集中分析處理,同時上位機可以發(fā)出相應控制命令,通過控制多路閥門通道的開度組合,得到模擬的待測附件的飛行工作環(huán)境。
圖1 系統(tǒng)結(jié)構(gòu)功能框圖
程控測試系統(tǒng)的特點
本系統(tǒng)通過控制換熱器8路閥門的不同開度組合來模擬待測附件的工作環(huán)境參數(shù),在該模擬環(huán)境下完成各參數(shù)測量,得到檢測結(jié)果。測量參數(shù)的獲取通過溫度、壓力、位移等傳感器完成,本系統(tǒng)具有如下特點:
1.測量點為15路混合信號,即既有14路模擬信號,又有1路數(shù)字信號;
2.模擬信號既有慢變化的溫度、流量等待測信號,又有快變化的位移信號,測量時數(shù)據(jù)采集頻率不同;
3.各檢測點具有較強的相關(guān)性;
4.系統(tǒng)需要控制8路對象組合來實現(xiàn)不同環(huán)境參數(shù)的模擬,控制相對誤差須在1%左右;
5.被控對象以及待測試對象離主控室距離較遠,且測量控制工作現(xiàn)場噪聲很大,環(huán)境惡劣。
基于以上特點,本文設計的ACM程控檢測系統(tǒng)如圖1所示。
由圖1可知,系統(tǒng)主要由前端模擬信號調(diào)理電路、A/D數(shù)據(jù)采集和D/A轉(zhuǎn)換芯片、FPGA、嵌入式計算機、主控室計算機和閥門幾部分組成。前端測量數(shù)據(jù)的獲取包括各種信號傳感器和前置濾波整形處理電路。一路轉(zhuǎn)速傳感器數(shù)字脈沖信號經(jīng)施密特觸發(fā)器整型后直接送入FPGA進行脈沖記數(shù),通過8MHz時鐘采樣,完成檢測過程;模擬信號需通過A/D變換。嵌入式計算機通過PC/104接口訪問雙口RAM,讀取采集數(shù)據(jù)和寫入控制命令信息,并通過以太網(wǎng)接口與主控室的上位機進行檢測數(shù)據(jù)及控制命令信息的傳輸交互。
ACM程控測試系統(tǒng)設計
嵌入式計算機SBC-C26
完成數(shù)據(jù)傳輸前的預處理等功能由嵌入式計算機實現(xiàn),它具有功耗低、可靠性高、功能強大、性價比高等優(yōu)點。本設計中采用的嵌入式PC為集智達公司的SBC-C26。
圖2 FPGA電路接口示意圖
由于本系統(tǒng)對實時性要求較高、數(shù)據(jù)交換量大,結(jié)合軟件與硬件的復雜度考慮,采用內(nèi)存直接影象的方式進行數(shù)據(jù)交換在PC/104進行地址映射時,使用ADDR[0:19]作為地址線;/RE和/WE為存儲器讀寫信號,DATA[7:0]為雙向數(shù)據(jù)傳輸線。
FPGA芯片EP1K100QC208
FPGA集成度高、體積小、功耗低、工作頻率高,可以集采集控制、緩沖存儲、傳輸控制以及接口控制于一個芯片內(nèi),編程配置靈活而且比較容易移植,因此,本設計選用Altera的EP1K100QC208器件來完成。
EP1K100QC208具有147個用戶I/O引腳,內(nèi)嵌RAM資源為49152Bit,可編程邏輯資源為4992個,可滿足設計需求。而且該器件兼容5V電平驅(qū)動,輸出驅(qū)動電平為3.3V,所以PC/104總線讀寫控制信號可直接輸入FPGA而省去電平轉(zhuǎn)換芯片;對于需要電平轉(zhuǎn)換的雙向數(shù)據(jù)線,可用74HC245三態(tài)隔離芯片,通過控制74HC245的OE和DIR引腳來實現(xiàn)數(shù)據(jù)傳輸及驅(qū)動電平轉(zhuǎn)換;FPGA控制完成一次采集后,向嵌入式計算機發(fā)送的中斷信號通過TPS61032升壓DC-DC芯片連接到PC/104總線INT引腳,該芯片可實現(xiàn)3.3V到5V電平轉(zhuǎn)換。
系統(tǒng)關(guān)鍵電路設計
為了協(xié)調(diào)A/D采集、D/A控制與PC/104總線傳輸速度,保證數(shù)據(jù)傳輸?shù)目煽啃,采用緩沖存儲電路設計,用FPGA內(nèi)嵌RAM資源設計成雙口RAM,以實現(xiàn)采集數(shù)據(jù)緩沖存儲。FPGA完成一次采集后向嵌入式計算機發(fā)中斷信號,通知嵌入式計算機讀取數(shù)據(jù),且FPGA通過查詢主控室計算機發(fā)送給嵌入式計算機,再經(jīng)嵌入式計算機寫入FPGA寄存器的命令字控制D/A轉(zhuǎn)換、啟動和停止A/D采集以及控
引言
在對飛機附件進行維修時,可以通過模擬飛行時可能出現(xiàn)的不同情況的環(huán)境參數(shù),預檢測附件的可能工作狀態(tài),以期達到合格的維修要求。顯然,使用傳統(tǒng)的分散型單片機控制檢測儀表系統(tǒng)要消耗大量的人力物力,而且很難保證測試系統(tǒng)的精度,系統(tǒng)的可擴展性也較差。隨著數(shù)字信號處理技術(shù)和微電子技術(shù)的發(fā)展,在一個較小的系統(tǒng)里完成多路數(shù)據(jù)參數(shù)的實時測量處理成為可能,因此,本文設計了一種分布式的數(shù)據(jù)測量檢測系統(tǒng),對各路參數(shù)進行分布式檢測,統(tǒng)一傳回主控室上位機進行集中分析處理,同時上位機可以發(fā)出相應控制命令,通過控制多路閥門通道的開度組合,得到模擬的待測附件的飛行工作環(huán)境。
圖1 系統(tǒng)結(jié)構(gòu)功能框圖
程控測試系統(tǒng)的特點
本系統(tǒng)通過控制換熱器8路閥門的不同開度組合來模擬待測附件的工作環(huán)境參數(shù),在該模擬環(huán)境下完成各參數(shù)測量,得到檢測結(jié)果。測量參數(shù)的獲取通過溫度、壓力、位移等傳感器完成,本系統(tǒng)具有如下特點:
1.測量點為15路混合信號,即既有14路模擬信號,又有1路數(shù)字信號;
2.模擬信號既有慢變化的溫度、流量等待測信號,又有快變化的位移信號,測量時數(shù)據(jù)采集頻率不同;
3.各檢測點具有較強的相關(guān)性;
4.系統(tǒng)需要控制8路對象組合來實現(xiàn)不同環(huán)境參數(shù)的模擬,控制相對誤差須在1%左右;
5.被控對象以及待測試對象離主控室距離較遠,且測量控制工作現(xiàn)場噪聲很大,環(huán)境惡劣。
基于以上特點,本文設計的ACM程控檢測系統(tǒng)如圖1所示。
由圖1可知,系統(tǒng)主要由前端模擬信號調(diào)理電路、A/D數(shù)據(jù)采集和D/A轉(zhuǎn)換芯片、FPGA、嵌入式計算機、主控室計算機和閥門幾部分組成。前端測量數(shù)據(jù)的獲取包括各種信號傳感器和前置濾波整形處理電路。一路轉(zhuǎn)速傳感器數(shù)字脈沖信號經(jīng)施密特觸發(fā)器整型后直接送入FPGA進行脈沖記數(shù),通過8MHz時鐘采樣,完成檢測過程;模擬信號需通過A/D變換。嵌入式計算機通過PC/104接口訪問雙口RAM,讀取采集數(shù)據(jù)和寫入控制命令信息,并通過以太網(wǎng)接口與主控室的上位機進行檢測數(shù)據(jù)及控制命令信息的傳輸交互。
ACM程控測試系統(tǒng)設計
嵌入式計算機SBC-C26
完成數(shù)據(jù)傳輸前的預處理等功能由嵌入式計算機實現(xiàn),它具有功耗低、可靠性高、功能強大、性價比高等優(yōu)點。本設計中采用的嵌入式PC為集智達公司的SBC-C26。
圖2 FPGA電路接口示意圖
由于本系統(tǒng)對實時性要求較高、數(shù)據(jù)交換量大,結(jié)合軟件與硬件的復雜度考慮,采用內(nèi)存直接影象的方式進行數(shù)據(jù)交換在PC/104進行地址映射時,使用ADDR[0:19]作為地址線;/RE和/WE為存儲器讀寫信號,DATA[7:0]為雙向數(shù)據(jù)傳輸線。
FPGA芯片EP1K100QC208
FPGA集成度高、體積小、功耗低、工作頻率高,可以集采集控制、緩沖存儲、傳輸控制以及接口控制于一個芯片內(nèi),編程配置靈活而且比較容易移植,因此,本設計選用Altera的EP1K100QC208器件來完成。
EP1K100QC208具有147個用戶I/O引腳,內(nèi)嵌RAM資源為49152Bit,可編程邏輯資源為4992個,可滿足設計需求。而且該器件兼容5V電平驅(qū)動,輸出驅(qū)動電平為3.3V,所以PC/104總線讀寫控制信號可直接輸入FPGA而省去電平轉(zhuǎn)換芯片;對于需要電平轉(zhuǎn)換的雙向數(shù)據(jù)線,可用74HC245三態(tài)隔離芯片,通過控制74HC245的OE和DIR引腳來實現(xiàn)數(shù)據(jù)傳輸及驅(qū)動電平轉(zhuǎn)換;FPGA控制完成一次采集后,向嵌入式計算機發(fā)送的中斷信號通過TPS61032升壓DC-DC芯片連接到PC/104總線INT引腳,該芯片可實現(xiàn)3.3V到5V電平轉(zhuǎn)換。
系統(tǒng)關(guān)鍵電路設計
為了協(xié)調(diào)A/D采集、D/A控制與PC/104總線傳輸速度,保證數(shù)據(jù)傳輸?shù)目煽啃,采用緩沖存儲電路設計,用FPGA內(nèi)嵌RAM資源設計成雙口RAM,以實現(xiàn)采集數(shù)據(jù)緩沖存儲。FPGA完成一次采集后向嵌入式計算機發(fā)中斷信號,通知嵌入式計算機讀取數(shù)據(jù),且FPGA通過查詢主控室計算機發(fā)送給嵌入式計算機,再經(jīng)嵌入式計算機寫入FPGA寄存器的命令字控制D/A轉(zhuǎn)換、啟動和停止A/D采集以及控