1 pci 9656功能簡述

　　pci 9656支持66mhz、64bit的pci r2.2規(guī)范，提供了兼容picmg 2.1 r2.0規(guī)范的compactpci hot swap接口，其局部總線達(dá)到66mhz、32bit（支持0~66mhz、8/16bit），可為pci（compactpci）適配器及嵌入式系統(tǒng)設(shè)計提供高性能的總線接口。pci 9656的配置寄存器與pci 9054、pci9056兼容，也方便了原有設(shè)計的移植。

　　pci 9656具有6條獨立的數(shù)據(jù)通道，用于direct master、direct slave以及dma功能模式下的數(shù)據(jù)傳輸，其深fifo設(shè)計有效提升了總線的突發(fā)傳輸性能。

　　1 direct master模式。用于局部總線到pci（compactpci）的數(shù)據(jù)傳輸，16 qwords（128byte）和32 qwords（256byte）的fifo各應(yīng)用于數(shù)據(jù)的讀、寫通道。

　　2 direct slave模式。用于pci（compactpci）到局部總線的數(shù)據(jù)傳輸，16 qwords（128byte）和32 qwords（256byte）的fifo各應(yīng)用于數(shù)據(jù)的讀、寫通道。

　　3 dma模式。pci 9656提供了兩條dma通道（channel 0、channel 1），使用了兩獨立的32 qwords（256byte）雙向fifo。兩條dma通道可同時傳輸數(shù)據(jù)，通過pci 9656的marbr寄存器可配置其優(yōu)先級關(guān)系。pci 9656的dma方式有常規(guī)的塊模式（block mode）和集散模式（scatter/gather mode），而且支持以dreq#、dask#信號請求、應(yīng)答的命令模式（demand mode），可應(yīng)用于通信領(lǐng)域中的實時數(shù)據(jù)傳輸。

　　在局部總線端，pci 9656簡化了數(shù)據(jù)的傳輸控制邏輯，與isa總線類似，方便了傳輸控制的設(shè)計實現(xiàn)。pci 9656的局部總線有三種應(yīng)用模式，可以適用不同的嵌入式處理器。

　　1 m模式。支持motorola 32bit的處理器，提供了可與mpc850、mpc860 powerqcicc 直接相連的接口。

　　2 c模式。適合大多數(shù)處理器的通用模式，在設(shè)計中多采用此模式。

　　3 j模式。與c模式類似，但其地址線與數(shù)據(jù)線復(fù)用。

2 數(shù)據(jù)接收卡設(shè)計

　　pci 9656片內(nèi)資源豐富，功能多樣，采用pci 9656為接口芯片，可方便地進(jìn)行pci（compact）適配器的設(shè)計。而在pci 9656的局部總線端，往往不需要實現(xiàn)其全部邏輯功能，可依據(jù)需要選取配置，更進(jìn)一步簡化設(shè)計。

　　圖1是應(yīng)用pci 9656的compactpci數(shù)據(jù)記錄卡的設(shè)計框圖，此數(shù)據(jù)接收卡應(yīng)用于一款合成孔徑雷達(dá)的數(shù)據(jù)記錄器中，數(shù)據(jù)源為34bit的差分信號，32bit數(shù)據(jù)，1bit采樣時鐘，1bit數(shù)據(jù)有效標(biāo)志位。圖1中：時鐘驅(qū)動ics553向pci 9656、邏輯控制模塊和fifo提供同步時鐘信號；初始化配置芯片采用microchip 93lc56b，pci 9000系列提供3線的e2prom串行接口，可在系統(tǒng)上電時初始化內(nèi)部配置寄存器；差分到單端信號的轉(zhuǎn)換經(jīng)由ti公司的lvdt386和390完成；fifo采用了idt公司所設(shè)計的高速、低功耗的72t36135m，數(shù)據(jù)容量為512k×36bit，使用易于級聯(lián)的first word follow through工作模式；邏輯控制部分采用altera的maxii epm1270，實現(xiàn)fifo到pci 9656局部總線間的數(shù)據(jù)傳輸控制。

2.1 pci9656的設(shè)計應(yīng)用

　　在compactpci端，pci 9656提供了66mhz、64bit總線應(yīng)用所需信號，可依據(jù)compactpci規(guī)范連接，通過簡單的外部電路，可實現(xiàn)hot swa p功能。

　　在局部總線端，采用了pci 9656的c模式。在c模式下，pci 9656的局部總線可配置實現(xiàn)三種數(shù)據(jù)傳輸邏輯。（1）single cycle mode。每次傳輸1個數(shù)據(jù)（8/16/32bit），默認(rèn)的傳輸模式。（2）burst-4 mode。每次4個數(shù)據(jù)，應(yīng)用intel i960與ibm ppc401處理器時的推薦模式。（3）continuous burst mode。多數(shù)據(jù)的連續(xù)突發(fā)傳輸模式，提供了最大的數(shù)據(jù)吞吐量。在傳輸過程中，從設(shè)備（slave）可通過bterm#信號停止傳輸過程。模式2與模式3只選其一，模式1始終可用。在數(shù)據(jù)接收卡中，采用了連續(xù)突發(fā)（continuous burst）模式，可以有效的利用局部總線帶寬。

　　分析接收卡的設(shè)計：局部總線端無處理器，pci 9656在此端為主設(shè)備（master），始終占用總線，負(fù)責(zé)邏輯控制的cpld為從設(shè)備