浓毛老太交欧美老妇热爱乱,蜜臀性色av免费,妺妺窝人体色www看美女,久久久久久久久久久大尺度免费视频,麻豆人妻无码性色av专区

位置:51電子網(wǎng) » 技術資料 » 家用電器

CS5460A及其在電子式電能表中的應用

發(fā)布時間:2007/8/15 0:00:00 訪問次數(shù):701

摘 要:介紹了CS5460A芯片的特點、工作原理及其在電子式電度表設計中的應用。
關鍵詞:CS5460A,電能表,串行接口,計量
1 引 言
CS5460A是美國CRYSTAL公司最新推出的帶有串行接口的單相雙向功率/電能計量集成電路芯片,現(xiàn)主要應用在單相電子式電能表和三相電子式電能表中。該芯片的性能優(yōu)于其它計量芯片,主要表現(xiàn)在:
·可測量瞬時電流、瞬時電壓、瞬時功率、電流有效值、電壓有效值、功率有效值和電能計量;
·具有片內(nèi)看門狗定時器(Watch Dog Timer)與內(nèi)部電源監(jiān)視器;
·雙向串行接口與內(nèi)部寄存器陣列可以方便地與微處理器相連接;
·具有機械計度器/步進馬達驅(qū)動器;
·片內(nèi)2.5V參考電壓;
·外部時鐘最高頻率可達20MHz;
·具有功率方向輸出指示;
·提供了外部復位引腳。
2 技術特性
CS5460A是一個包含兩個△-Σ模-數(shù)轉(zhuǎn)換器(ADC)、一個串行接口的具有高速電能計量功能的高度集成△Σ模-數(shù)轉(zhuǎn)換器。CS5460A具有與微控制器通訊的雙向串口和與能量成正比的頻率可編程的脈沖輸出。CS5460具有方便的片上AC/DC系統(tǒng)校準功能。CS5460A能獨自工作,在系統(tǒng)上電后自動初始化。芯片內(nèi)結(jié)構(gòu)見圖1,引腳功能如下:



1腳XOUT:晶體振蕩器輸出。
24腳XIN:晶體振蕩器輸入。XOUT,XIN——芯片內(nèi)的一個門電路與這些引腳相連,可連接晶體為芯片提供系統(tǒng)時鐘。另外,也可以有外部時鐘(與CMOS時鐘兼容)驅(qū)動引腳XIN,為芯片提供系統(tǒng)時鐘。
2腳CPUCLK:CPU時鐘輸出。CPUCLK——片上振蕩器的輸出,可以驅(qū)動一個標準的CMOS負荷。
3腳VD+:數(shù)字電路電源正極。以DGND為參考,一般為+5V±10%。
4腳DGND:數(shù)字地。數(shù)字接地,與VA-具有相同的電平。
5腳SCLK:串行時鐘輸入。該腳確定SDI和SDO引腳的輸入和輸出速率。此輸入具有一個允許使用邊沿緩慢的信號的施密特觸發(fā)器。只有當CS低時,SCLK引腳才識別時鐘。
6腳SDO:串行數(shù)據(jù)輸出。SDO是串行數(shù)據(jù)端口的輸出引腳,當CS高時,其輸出將處于高阻抗狀態(tài)。
7腳CS:片選。當處于低電平時,端口可以識別SCLK。該腳高電平狀態(tài)使SDO引腳處于高阻抗狀態(tài)。CS應在SCLK處于低電平時改變狀態(tài)。
8腳MODE:模式選擇。當處于高電平時CS5460A開始執(zhí)行自導入序列,從外接EEPROM讀取命令和設置。當處于低電平時CS5460運行在常規(guī)命令模式。引腳不連接時下拉為邏輯低電平。
9腳VIN+:差分電壓正輸入端。
10腳VIN-:差分電壓負輸入端。VIN+、VIN-—電壓通道的差分模擬輸入引腳。
11腳VREFOUT:參考電壓輸出。芯片上的參考電壓由該引腳輸出,參考電壓的標稱值為2.5V(以VA-引腳為參考)。
12腳VREFIN:參考電壓輸入。該引腳輸入的電壓給芯片上的調(diào)制器提供參考電壓。
13腳VA-:模擬地負極。負模擬電源引腳,必須具有最低的電壓。
14腳VA+:模擬電源正極。以VA-為參考,通常為+5V±10%。
15腳IIN-:差分電流負輸入端。
16腳IIN+:差分電流正輸入端。IIN-、IIN+為電流通道的差分模擬輸入引腳。
17腳PFMON:電源掉電監(jiān)視輸出。PFMON——掉電監(jiān)視器,用來監(jiān)視模擬電源,相對于VA-引腳的典型閥值電平為2.5V,具有+/-50mV的滯環(huán)。如果PFMON的電壓低于閥值,則狀態(tài)寄存器的LSD(低電源檢測)位將被置位。
18腳NC:空腳。該引腳保持懸浮態(tài)。
19腳RESET:復位輸入。RESET——當復位引腳為低電平時,所有內(nèi)部寄存器都被設置為缺省值。
20腳INT:中斷輸出。當INT變低時,表明一個允許的事件已發(fā)生?梢酝ㄟ^向CS5460A寫入適當命令來使INT清除(邏輯1)。
21腳EOUT:電能脈沖輸出。EOUT——電量輸出引腳,輸出一個脈沖寬固定、頻率(可編程)和電能成比例的脈沖串。
22腳EDIR:能量方向指示輸出。如果測量到的電能是負值,電能方向指示器發(fā)出指示。
23腳SDI:串行數(shù)據(jù)輸入。SDI是串行數(shù)據(jù)接口的輸入引腳。數(shù)據(jù)的輸入速率由SCLK決定。
3 操作原理
CS5460A可以在單一+5V電源下運行。電流通道輸入范圍為30mVRMS或150 mVRMS,電壓通道輸入范圍為150 mVRMS。當在VA+/-引腳用單電源+5V供電時,CS5460A可以承受范圍為-0.25V到VA+的共模信號?偣模500mW;電能計量精度:在1000∶1動態(tài)范圍以上每秒讀取0.1%;電流測量精度:讀數(shù)的0.1%;瞬時功率測量精度:讀數(shù)的0.1%。供電引腳最大輸入電流為±50mA;(VA+)-(VA-)≤+6.0V。
任意時刻,軟件或硬件復位都可以使系統(tǒng)初始化。軟件復位是通過向配置寄存器的RS位寫入邏輯1來實現(xiàn)的,復位后該位自動恢復為邏輯0。硬件復位是通過強制拉低RESET引腳50ns以上來實現(xiàn)。
寄存器讀寫命令如下:



其中,W/R為0讀寄存器,為1寫寄存器,RA(0~4)寄存器地址說明如下:00000:配置寄存器,00001:電流偏移校準,00010:電流增益

摘 要:介紹了CS5460A芯片的特點、工作原理及其在電子式電度表設計中的應用。
關鍵詞:CS5460A,電能表,串行接口,計量
1 引 言
CS5460A是美國CRYSTAL公司最新推出的帶有串行接口的單相雙向功率/電能計量集成電路芯片,現(xiàn)主要應用在單相電子式電能表和三相電子式電能表中。該芯片的性能優(yōu)于其它計量芯片,主要表現(xiàn)在:
·可測量瞬時電流、瞬時電壓、瞬時功率、電流有效值、電壓有效值、功率有效值和電能計量;
·具有片內(nèi)看門狗定時器(Watch Dog Timer)與內(nèi)部電源監(jiān)視器;
·雙向串行接口與內(nèi)部寄存器陣列可以方便地與微處理器相連接;
·具有機械計度器/步進馬達驅(qū)動器;
·片內(nèi)2.5V參考電壓;
·外部時鐘最高頻率可達20MHz;
·具有功率方向輸出指示;
·提供了外部復位引腳。
2 技術特性
CS5460A是一個包含兩個△-Σ模-數(shù)轉(zhuǎn)換器(ADC)、一個串行接口的具有高速電能計量功能的高度集成△Σ模-數(shù)轉(zhuǎn)換器。CS5460A具有與微控制器通訊的雙向串口和與能量成正比的頻率可編程的脈沖輸出。CS5460具有方便的片上AC/DC系統(tǒng)校準功能。CS5460A能獨自工作,在系統(tǒng)上電后自動初始化。芯片內(nèi)結(jié)構(gòu)見圖1,引腳功能如下:



1腳XOUT:晶體振蕩器輸出。
24腳XIN:晶體振蕩器輸入。XOUT,XIN——芯片內(nèi)的一個門電路與這些引腳相連,可連接晶體為芯片提供系統(tǒng)時鐘。另外,也可以有外部時鐘(與CMOS時鐘兼容)驅(qū)動引腳XIN,為芯片提供系統(tǒng)時鐘。
2腳CPUCLK:CPU時鐘輸出。CPUCLK——片上振蕩器的輸出,可以驅(qū)動一個標準的CMOS負荷。
3腳VD+:數(shù)字電路電源正極。以DGND為參考,一般為+5V±10%。
4腳DGND:數(shù)字地。數(shù)字接地,與VA-具有相同的電平。
5腳SCLK:串行時鐘輸入。該腳確定SDI和SDO引腳的輸入和輸出速率。此輸入具有一個允許使用邊沿緩慢的信號的施密特觸發(fā)器。只有當CS低時,SCLK引腳才識別時鐘。
6腳SDO:串行數(shù)據(jù)輸出。SDO是串行數(shù)據(jù)端口的輸出引腳,當CS高時,其輸出將處于高阻抗狀態(tài)。
7腳CS:片選。當處于低電平時,端口可以識別SCLK。該腳高電平狀態(tài)使SDO引腳處于高阻抗狀態(tài)。CS應在SCLK處于低電平時改變狀態(tài)。
8腳MODE:模式選擇。當處于高電平時CS5460A開始執(zhí)行自導入序列,從外接EEPROM讀取命令和設置。當處于低電平時CS5460運行在常規(guī)命令模式。引腳不連接時下拉為邏輯低電平。
9腳VIN+:差分電壓正輸入端。
10腳VIN-:差分電壓負輸入端。VIN+、VIN-—電壓通道的差分模擬輸入引腳。
11腳VREFOUT:參考電壓輸出。芯片上的參考電壓由該引腳輸出,參考電壓的標稱值為2.5V(以VA-引腳為參考)。
12腳VREFIN:參考電壓輸入。該引腳輸入的電壓給芯片上的調(diào)制器提供參考電壓。
13腳VA-:模擬地負極。負模擬電源引腳,必須具有最低的電壓。
14腳VA+:模擬電源正極。以VA-為參考,通常為+5V±10%。
15腳IIN-:差分電流負輸入端。
16腳IIN+:差分電流正輸入端。IIN-、IIN+為電流通道的差分模擬輸入引腳。
17腳PFMON:電源掉電監(jiān)視輸出。PFMON——掉電監(jiān)視器,用來監(jiān)視模擬電源,相對于VA-引腳的典型閥值電平為2.5V,具有+/-50mV的滯環(huán)。如果PFMON的電壓低于閥值,則狀態(tài)寄存器的LSD(低電源檢測)位將被置位。
18腳NC:空腳。該引腳保持懸浮態(tài)。
19腳RESET:復位輸入。RESET——當復位引腳為低電平時,所有內(nèi)部寄存器都被設置為缺省值。
20腳INT:中斷輸出。當INT變低時,表明一個允許的事件已發(fā)生?梢酝ㄟ^向CS5460A寫入適當命令來使INT清除(邏輯1)。
21腳EOUT:電能脈沖輸出。EOUT——電量輸出引腳,輸出一個脈沖寬固定、頻率(可編程)和電能成比例的脈沖串。
22腳EDIR:能量方向指示輸出。如果測量到的電能是負值,電能方向指示器發(fā)出指示。
23腳SDI:串行數(shù)據(jù)輸入。SDI是串行數(shù)據(jù)接口的輸入引腳。數(shù)據(jù)的輸入速率由SCLK決定。
3 操作原理
CS5460A可以在單一+5V電源下運行。電流通道輸入范圍為30mVRMS或150 mVRMS,電壓通道輸入范圍為150 mVRMS。當在VA+/-引腳用單電源+5V供電時,CS5460A可以承受范圍為-0.25V到VA+的共模信號?偣模500mW;電能計量精度:在1000∶1動態(tài)范圍以上每秒讀取0.1%;電流測量精度:讀數(shù)的0.1%;瞬時功率測量精度:讀數(shù)的0.1%。供電引腳最大輸入電流為±50mA;(VA+)-(VA-)≤+6.0V。
任意時刻,軟件或硬件復位都可以使系統(tǒng)初始化。軟件復位是通過向配置寄存器的RS位寫入邏輯1來實現(xiàn)的,復位后該位自動恢復為邏輯0。硬件復位是通過強制拉低RESET引腳50ns以上來實現(xiàn)。
寄存器讀寫命令如下:



其中,W/R為0讀寄存器,為1寫寄存器,RA(0~4)寄存器地址說明如下:00000:配置寄存器,00001:電流偏移校準,00010:電流增益

相關IC型號

熱門點擊

 

推薦技術資料

PCB布線要點
    整機電路圖見圖4。將電路畫好、檢查無誤之后就開始進行電... [詳細]
版權(quán)所有:51dzw.COM
深圳服務熱線:13751165337  13692101218
粵ICP備09112631號-6(miitbeian.gov.cn)
公網(wǎng)安備44030402000607
深圳市碧威特網(wǎng)絡技術有限公司
付款方式


 復制成功!