系統(tǒng)級芯片的優(yōu)勢在于節(jié)約了片上空間、減少了附件并降低了封裝成本�，F(xiàn)在，許多用于家用電器和通信系統(tǒng)的器件要求有較大的存儲密度(32到256 mb)以存儲大量數(shù)據(jù)。然而，傳統(tǒng)的閃存占用硅片面積較大，從而使得整個系統(tǒng)級芯片尺寸變大。本文介紹一種新型的存儲器工藝，它兼容現(xiàn)有工藝并極大地減少了芯片面積。

　　要解決大型嵌入式存儲模塊的面積和成本問題，就必須采用新的解決方案。目前，一種與標(biāo)準(zhǔn)cmos工藝兼容、稱為微閃(micro-flash)工藝的非易失性存儲結(jié)構(gòu)已經(jīng)出現(xiàn)，微閃存儲單元本身的體積很小，可支持高度小型化，從而使得采用這種工藝的閃存和eeprom模塊能有效嵌入到soc之中。本文將介紹微閃工藝的有關(guān)理論、構(gòu)成和原理，并給出與傳統(tǒng)工藝比較的數(shù)據(jù)和最終結(jié)果。

工作原理

　　嵌入大型存儲器陣列是一個復(fù)雜的過程，通常會采用彼此不兼容的工藝技術(shù)[1,2]。微閃工藝采用由boaz eitan[3]開發(fā)出來的nrom(非易失性只讀存儲器)技術(shù)。存儲單元采用n溝道m(xù)osfet器件，器件中的柵極介質(zhì)由一層氮化物夾在兩層二氧化硅材料之間構(gòu)成的ono(氧-氮-氧化物)層制成[3-7]，中間的氮化物稱為電荷陷阱材料(trapping material)。上下兩層氧化物的厚度大于50埃，從而避免直接發(fā)生遂道擊穿效應(yīng)。電荷存儲在與n+結(jié)點相鄰的電荷陷阱中。存儲單元在物理上能分別存儲兩位，并采用一種獨特的方法感知陷阱中的電荷。

　　局部陷阱和獨特的讀取機(jī)制是微閃單元實現(xiàn)存儲的關(guān)鍵所在。陷阱機(jī)制能形成足夠高的電壓，使得外部讀取成為可能。而且，ono層的每一邊都能獨立地進(jìn)行存儲電荷，從而使得每個存儲單元都能進(jìn)行雙位寫入。因此，微閃存儲單元的面積只是采用快閃技術(shù)的存儲單元面積的1/4至1/6。由于門電勢降低了源極和溝道之間的能隙(energy gap)，采用標(biāo)準(zhǔn)cmos晶體管就能實現(xiàn)源漏極之間電流的傳送。在微閃器件中，源極只要少量的電荷就能關(guān)斷電流，而漏極只要相同數(shù)量的電荷就能讓電流流過。電流的通斷由溝道熱電子(channel hot electron)注入來控制。存儲單元位的擦除由隧道增強(qiáng)熱空孔(tunnel-enhanced hot hole)注入來控制。

　　位1編程的過程如下：采用步進(jìn)算法將vbl1置為0v，vbl2置為4至5v，而同時保持vwl為9伏。電子在bl2鄰近結(jié)點注入。

　　位1讀取的過程如下：bl1設(shè)為1.6v，bl2設(shè)為0v，而vwl大約為3v。為最大程度提高讀操作的靈敏度，存儲電荷的檢測是在源極端點處進(jìn)行的。作用于bl1的低電壓最大程度地降低了電荷陷阱中的電勢差，從而提高了讀靈敏度。

　　位2的編程和讀取是通過末端反轉(zhuǎn)實現(xiàn)的。由于電荷陷阱區(qū)較窄，大約為100至150埃寬，位1和位2之間的信息不會相互串?dāng)_，因而每邊都能“通讀”電荷陷阱區(qū)，這就是能夠?qū)崿F(xiàn)兩位信息存儲的原因。

　　擦除一位已編程位是通過在位線上施加高壓實現(xiàn)的，它產(chǎn)生帶間隧道效應(yīng)和橫向場效應(yīng)。這會導(dǎo)致空穴通過ono三層結(jié)構(gòu)底部的氧化層注入，注入空穴的多少決定于垂直場的大小。由于位線電壓同時影響橫向和垂直場，因此位擦除的性能對vbl值的靈敏度較高。因為ono層結(jié)構(gòu)具有電絕緣性，實際上對一個位的操作不會影響到其他位的操作。我們發(fā)現(xiàn)，即使當(dāng)源漏間距降到0.1μm時，源漏極之上的兩位依然保持隔離狀態(tài)，互不影響。這個距離相當(dāng)于0.13μm工藝中保持兩位隔離時源漏極間的相應(yīng)距離，從而使采用深亞微米制造工藝制造微閃存儲單元成為可能。

微閃存儲單元結(jié)構(gòu)及制造

　　微閃存儲器陣列的形成是通過將微閃存儲單元放入一個虛擬接地結(jié)構(gòu)中實現(xiàn)的，這種方式確保了源漏之間的對稱性。這種對稱性提供了對每個存儲單元兩位中任一位的尋址機(jī)制。

　　此存儲器陣列由位線和字線用交叉方式組成。位線由埋入的n+注入材料制成。字線由多晶硅上多酸物質(zhì)制成的復(fù)合層構(gòu)成。ono層覆蓋了n+位線之間的間隔。位線的氧化層較薄，從而降低了位線和字線間的電容。光刻工藝和最低有效溝道長度(leff)限定存儲單元的面積。

　　在浮柵技術(shù)中，漏極耦合可能要求擴(kuò)大存儲單元面積以解決漏電流和編程速度慢之類的問題。但在微閃存儲單元中，漏極耦合很小，所以不必增加存儲單元面積。

　　在標(biāo)準(zhǔn)cmos工藝基礎(chǔ)上，微閃工藝僅需再增加五個掩摸處理步驟。其中三步掩模處理形成存儲器陣列，另外兩步掩模處理形成高壓晶體管。與傳統(tǒng)快閃存儲器技術(shù)相比，微閃存儲器的主要優(yōu)點就在于其制作工藝的簡單性。

　　微閃存儲單元是在阱和隔離結(jié)構(gòu)加工完成之后形成的，其形成工藝受熱循環(huán)影響很小。此外，制作微閃存儲模塊不會改變標(biāo)準(zhǔn)cmos工藝的特征。

　　微閃工藝之所以簡單是因為只需再添加三層掩模就能形成存儲陣列，并只需一層多晶硅就可完成微閃的構(gòu)建，這樣就無需進(jìn)行多層沉積和蝕刻，從而降低成本和制作的復(fù)雜性。采用單層結(jié)構(gòu)消除了多層結(jié)構(gòu)的潛在缺陷，成品率更高。另外，掩模步驟越少也是缺陷較少的內(nèi)在原因。

　　2mb產(chǎn)品開發(fā)的實際測