介紹了pxi總線儀用模塊的結(jié)構(gòu)和特點，描述了低成本fpga器件開發(fā)模塊的各種功能。

　　重點描述了pxi儀用模塊必須具有的pci/pxi總線接口、精密時基和觸發(fā)控制器的實現(xiàn)，最后探討了pxi儀用模塊針對emc應(yīng)采取的措施。實際應(yīng)用表明所設(shè)計的pxi儀用模塊完全符合pxi硬件規(guī)范，達(dá)到了設(shè)計要求。
　　
　　pxi規(guī)范定義了一種功能強大的儀器平臺，用于測量和自動化領(lǐng)域。pxi是基于cpci平臺、并附加儀器規(guī)范（如emi/rfi、機械接口、冷卻、觸發(fā)、設(shè)備同步、軟件接口等）所構(gòu)成的儀用平臺。測試系統(tǒng)的同步和控制是眾多功能測試應(yīng)用的先決條件，它們依賴于事件檢測、激勵/響應(yīng)或相位相關(guān)，而pxi提供了滿足這種要求所需的電氣擴展信號，包括用于儀器同步的系統(tǒng)參考鐘pxi_clk10、pxi trig總線、時間非常精密的pxi_star觸發(fā)總線以及用于相鄰單板通信的局部總線。pxi儀用系統(tǒng)較gpib、vxi等儀器系統(tǒng)具有較好的性價比，因而越來越多地被從事自動測試測量的工程技術(shù)人員選用或開發(fā)pxi儀器。如何設(shè)計符合pxi規(guī)范特別是儀用要求的pxi模塊就成了關(guān)鍵。本文在pxi規(guī)范及pxi硬件規(guī)范的基礎(chǔ)上，借助多通道高速數(shù)據(jù)采集模塊的設(shè)計及其應(yīng)用，揭示pxi儀用模塊的設(shè)計需要的關(guān)鍵技術(shù)。

　　1 pxi總線數(shù)據(jù)采集模塊的結(jié)構(gòu)
　　
　　pxi總線四通道高速數(shù)據(jù)采集模塊是高速、高精度的自動測試模塊。整個采集模塊從電路上可分為模擬信號調(diào)理及a/d轉(zhuǎn)換、系統(tǒng)控制器、pci總線接口等幾個部分。系統(tǒng)控制器包括模擬信號的控制與設(shè)置、時基源控制、觸發(fā)源設(shè)置、觸發(fā)模式設(shè)置、采樣控制、數(shù)據(jù)緩沖、數(shù)據(jù)存儲、數(shù)據(jù)傳輸?shù)取?br>　　
pxi高速數(shù)據(jù)采集模塊結(jié)構(gòu)如圖1所示。信號調(diào)理（conditioning）及a/d轉(zhuǎn)換部分決定了模擬信號采集的性能，時基控制電路為模塊和其他pxi模塊提供采樣和同步基準(zhǔn)鐘，觸發(fā)控制器用于接收或發(fā)送觸發(fā)信號，數(shù)據(jù)緩沖和sdram控制器用于數(shù)據(jù)在板緩存，局部總線控制器用于主機與各控制器進(jìn)行通信。各控制器均采用verilog hdl實現(xiàn)。
　　
其中，adc選用ad9235-65，fpga1、fpga2分別選用altera公司的ep1c6q248和ep1c6q144，在板數(shù)據(jù)緩存選用microchip公司的mt48lc8m16a2。

采集模塊有四個模擬通道，每個模擬通道都有獨立的信號調(diào)理電路、adc和在板數(shù)據(jù)緩存。在系統(tǒng)控制器fpga1的控制下，當(dāng)滿足預(yù)設(shè)的觸發(fā)條件時，將a/d轉(zhuǎn)換后的數(shù)據(jù)送入sdram，然后計算機將數(shù)據(jù)讀入進(jìn)行分析和保存。

　　2 pci/pxi接口的實現(xiàn)
　　
　　pci/pxi接口需要設(shè)計pci控制器、back-end接口，并且需要滿足cpci規(guī)范的電氣要求。這些電氣要求包括電源解耦、信號分支(stub)終結(jié)、信號分支長度約束、熱插拔、3.3v/5v信號環(huán)境等。多通道高速數(shù)據(jù)采集模塊采用verilog hdl在ep1c6q144中實現(xiàn)32位slave pci控制器、back-end接口，通過它來實現(xiàn)儀器模塊與計算機之間的通信。

通常為滿足電信等應(yīng)用，當(dāng)cpci單板出現(xiàn)故障時，要求在整個系統(tǒng)不停機的情況下允許帶電拔出故障板并插入備份板進(jìn)行維護(hù)。一般情況下pxi儀器不需要熱插拔，3u尺寸的pxi卡外形又很小，布局布線不便。本設(shè)計沒有采用熱插拔。
　　
　　pxi模塊的pci信號應(yīng)能兼容pci 3.3v/5v信號環(huán)境。如果pxi底板的碼鍵是鎘黃色則是3.3v信號環(huán)境，亮藍(lán)色則是5v信號環(huán)境，沒有碼鍵則為3.3v/5v通用信號環(huán)境。本設(shè)計采用idt的電平轉(zhuǎn)換芯片qs3861，以兼容pci 3.3v和pci 5v信號環(huán)境。同時，芯片導(dǎo)通時的典型阻抗為10ω，滿足信號stub終結(jié)電阻的要求。

3 pxi儀器同步機制的實現(xiàn)
　　
　　被測對象(dut)可能有數(shù)個緩變信號、混合信號，或眾多個相互關(guān)聯(lián)的信號。數(shù)個緩變信號的測試只需簡單測試設(shè)備就可以完成，實時時鐘也可以保證時間精度�；旌闲盘柡捅姸嘞嗷リP(guān)聯(lián)信號的測試，既有測試也有激勵，需要一臺或多臺儀器，所構(gòu)成的測試系統(tǒng)就是綜合測試系統(tǒng)，系統(tǒng)中的每個模塊必須具有精確的同步和控制以達(dá)到同時操作。從這個角度考慮，通常要求儀器底板提供一個精密的系統(tǒng)參考鐘、一套觸發(fā)總線、通過前面板提供接收或發(fā)送到其他儀器的時鐘和觸發(fā)信號接口。pxi底板包括系統(tǒng)參考鐘、pxi觸發(fā)總線、星形觸發(fā)總線等資源。開發(fā)人員可以利用這些資源設(shè)計精密而靈活的時基和觸發(fā)控制器，以實現(xiàn)多臺儀器的同步和控制。
　　
(1)pxi底板提供了一個公共的參考時鐘，每個外設(shè)槽都有一個pxi_clk10 ttl鐘，從鐘源到每個槽的布線等長，兩槽之間的信號偏移小于1ns。
　　
(2)pxi 規(guī)范定義了八個觸發(fā)信號用于模塊間的同步和通信，時鐘、觸發(fā)和握手信號共享這個觸發(fā)總線，覆蓋一個總線段。pxi trig總線允許傳輸不同頻率的采樣時鐘，多個模塊可以直接共享這個采樣時鐘，其時鐘脈沖的傾斜精度小于10ns。pxi規(guī)范建議采用pxi_trig[7]信號線,用于發(fā)送或接收采樣時鐘。在上電時，這些信號應(yīng)處于高阻態(tài)。
　　
　　(3)pxi提供了一個超高性能的星形觸發(fā)總線，同參考時鐘一樣，星形觸發(fā)信號是由位于第一外設(shè)槽的星形觸發(fā)控