前言

　　基于pci總線的gp-ib接口電路框圖如圖1所示，工控機采用pci-104堆棧結(jié)構(gòu)，通過pci總線和epld相連，數(shù)據(jù)總線為32bit，傳輸速率為33mhz。epld完成pci總線接口電路的設(shè)計和nat9914接口芯片的控制，通過驅(qū)動芯片75160和75162完成gp-ib的接口通信。在此重點介紹epld內(nèi)部電路設(shè)計。

　　圖1 gp-ib接口電路結(jié)構(gòu)框圖

　　epld內(nèi)部電路設(shè)計

　　pci局部總線很復(fù)雜，pci局部總線也在不斷的發(fā)展中，現(xiàn)在已經(jīng)衍生有cpci、pci express等總線標準。pci局部總線定義的功能很強大，當(dāng)然如果需要將所有的pci局部總線的要求都能實現(xiàn)，購買pci局部總線的專用集成電路或ip核是最佳選擇，因為pci局部總線的硬件設(shè)計過于龐大，全部實現(xiàn)有一定的難度。如果設(shè)備只是作為從設(shè)備，根據(jù)設(shè)計要求實現(xiàn)起來也不是很復(fù)雜，很多功能如仲裁、邊界掃描及錯誤報告等功能就可以不用實現(xiàn)，甚至像奇偶校驗、重試、突發(fā)傳輸?shù)裙δ芤部梢圆挥脤崿F(xiàn)。

　　根據(jù)gp-ib接口卡的功能，本文主要介紹在epld中實現(xiàn)pci總線接口電路的設(shè)計，并且能夠正確操作gp-ib總線協(xié)議的控制芯片nat9914。epld的容量較小，我們采用xilinx公司的xc95288xl器件，只有288個宏單元，經(jīng)過設(shè)計優(yōu)化，最終成功裝載。其實現(xiàn)原理框圖如圖2所示。

圖2 epld內(nèi)部電路框圖

　　pci接口信號設(shè)計
　　

　　設(shè)計pci接口信號很關(guān)鍵，pci總線規(guī)范定義的信號很多，在設(shè)計過程中必須有所取舍。下面按照pci總線規(guī)范的要求，根據(jù)設(shè)計電路的實際需求，設(shè)計如下接口信號：

　　rst : 上電復(fù)位信號，低電平有效。
　　
　　clk : 時鐘信號33mhz。
　　cbe[3..0] : 命令、字節(jié)使能信號。
　　ad[31..0] : 地址、數(shù)據(jù)多路復(fù)用的三態(tài)輸入/輸出信號。
　　frame : 幀周期信號，由主設(shè)備驅(qū)動，表示當(dāng)前主設(shè)備一次交易的開始和持續(xù)時間。
　　irdy : 主設(shè)備準備好信號。
　　trdy : 從設(shè)備數(shù)據(jù)準備好信號。
　　devsel : 從設(shè)備被選中響應(yīng)信號。
　　inta ：從設(shè)備中斷請求，低有效。

　　在設(shè)計時舍棄的信號有：par、stop、perr、serr、req、gnt。

　　gp-ib接口芯片控制信號設(shè)計

　　根據(jù)電路要求，設(shè)計如下接口信號，用來完成對nat9914和驅(qū)動芯片的控制，實現(xiàn)pci到gp-ib接口的轉(zhuǎn)換。

　　target_clk: gp-ib接口控制芯片時鐘，本方案設(shè)計為33mhz時鐘的8分頻。
　　target_rst：復(fù)位脈沖信號，低電平復(fù)位。
　　target_ce: 讀寫使能，高電平為讀，低電平為寫。
　　target_sc：標識gp-ib接口卡作為控者，還是作為普通器件。
　　target_we：寫使能控制，低電平有效。
　　target_int_l：控制芯片中斷輸出，低電平有效。
　　target_abus：有效地址輸出。
　　target_dbus：三態(tài)數(shù)據(jù)輸入/輸出總線。
　　
　　電路優(yōu)化設(shè)計

　　圖2給出了pci總線接口電路的原理框圖，由于epld容量較小，在設(shè)計時必須盡量減少不必要的電路設(shè)計，并對電路設(shè)計進行優(yōu)化，下面給出各電路模塊的功能設(shè)計：

　　譯碼電路
　　

　　pci總線命令編碼方式有12種，在本設(shè)計中我們只實現(xiàn)配置讀、配置寫、存儲器讀和存儲器寫四種編碼交易類型。譯碼功能電路工作在地址周期，包括命令譯碼、地址譯碼和命令/地址鎖存等三項功能。在frame變低的第一個時鐘周期內(nèi)，譯碼電路對來自主設(shè)備的命令cbe[3..0]進行譯碼，并向狀態(tài)機控制模塊發(fā)出是配置讀寫還是存儲器讀寫命令，同時鎖存地址。

　　配置寄存器
　　

　　在pci規(guī)范中，配置空間是一個容量為256字節(jié)并具有特定記錄結(jié)構(gòu)或模型的地址空間，該空間又分為頭標區(qū)和設(shè)備有關(guān)區(qū)兩部分。在配置寄存器中不用的寄存器當(dāng)cpu讀的時候,將默認為零。

　　重試
　　

　　gp-ib控制芯片寄存器響應(yīng)完全能夠滿足pci規(guī)范的要求，不需要進行重試，這部分功能不再實現(xiàn)。

　　奇偶校驗
　　
　　在bios中可以對奇偶校驗進行屏蔽和開放，為了減少設(shè)計的復(fù)雜性，奇偶校驗功能在epld中沒有實現(xiàn)，在bios中進行了屏蔽。

　　nat9914接口控制電路

　　nat9914接口控制電路主要完成內(nèi)部總線到外設(shè)的時序控制。gp-ib總線接口采用的是負邏輯電平設(shè)計，考慮到epld的容量