隨著半導體技術(shù)的飛速發(fā)展，單片機本身的設計中不斷采用了一些新的抗干擾技術(shù)，使單片機的可靠性不斷提高。除選擇抗干擾能力強的單片機外，單片機系統(tǒng)中其它輔助元器件的可靠性也至關重要，一些抑制干擾的元器件的使用有助于提高系統(tǒng)的可靠性。此外，單片機系統(tǒng)在電路設計、印制電路板的設計、布線與制造工藝、系統(tǒng)安裝時有無良好的接地等，都直接影響應用系統(tǒng)的可靠性。

　　單片機自身的抗干擾措施

　　為提高單片機本身的可靠性。近年來單片機的制造商在單片機設計上采取了一系列措施以期提高可靠性。這些技術(shù)主要體現(xiàn)在以下幾方面�！　�

1.降低外時鐘頻率

　　外時鐘是高頻的噪聲源，除能引起對本應用系統(tǒng)的干擾之外，還可能產(chǎn)生對外界的干擾，使電磁兼容檢測不能達標。在對系統(tǒng)可靠性要求很高的應用系統(tǒng)中，選用頻率低的單片機是降低系統(tǒng)噪聲的原則之一。以8051單片機為例，最短指令周期1μs時，外時鐘是12mhz。而同樣速度的motorola 單片機系統(tǒng)時鐘只需4mhz，更適合用于工控系統(tǒng)。近年來，一些生產(chǎn)8051兼容單片機的廠商也采用了一些新技術(shù)，在不犧牲運算速度的前提下將對外時鐘的需求降至原來的1/3。而motorola 單片機在新推出的68hc08系列以及其16/32位單片機中普遍采用了內(nèi)部瑣相環(huán)技術(shù)，將外部時鐘頻率降至32khz，而內(nèi)部總線速度卻提高到8mhz乃至更高。

2.低噪聲系列單片機

　　傳統(tǒng)的集成電路設計中，在電源、地的引出上通常將其安排在對稱的兩邊。如左下角是地，右下角是電源。這使得電源噪聲穿過整個硅片。改進的技術(shù)將電源、地安排在兩個相鄰的引腳上，這樣一方面降低了穿過整個硅片的電流，一方面使外部去耦電容在pcb設計上更容易安排，以降低系統(tǒng)噪聲。另一個在集成電路設計上降低噪聲的例子是驅(qū)動電路的設計。一些單片機提供若干個大電流的輸出引腳，從幾十毫安到數(shù)百毫安。這些大功率的驅(qū)動電路集成到單片機內(nèi)部無疑增加了噪聲源。而跳變沿的軟化技術(shù)可消除這方面的影響，辦法是將一個大功率管做成若干個小管子的并聯(lián)，再為每個管子輸出端串上不同等效阻值的電阻。以降低di/dt。

3.時鐘監(jiān)測電路、看門狗技術(shù)與低電壓復位

　　監(jiān)測系統(tǒng)時鐘，當發(fā)現(xiàn)系統(tǒng)時鐘停振時產(chǎn)生系統(tǒng)復位信號以恢復系統(tǒng)時鐘，是單片機提高系統(tǒng)可靠性的措施之一。而時鐘監(jiān)控有效與省電指令stop是一對矛盾。只能使用其中之一。

　　看門狗技術(shù)是監(jiān)測應用程序中的一段定時中斷服務程序的運行狀況，當這段程序不工作時判斷為系統(tǒng)故障，從而產(chǎn)生系統(tǒng)復位。

　　低電壓復位技術(shù)是監(jiān)測單片機電源電壓，當電壓低于某一值時產(chǎn)生復位信號。由于單片機技術(shù)的發(fā)展，單片機本身對電源電壓范圍的要求越來越寬。電源電壓從當初的5v降至3.3v并繼續(xù)下降到2.7v、2.2v、1.8v。在是否使用低電壓復位功能時應根據(jù)具體應用情況權(quán)衡一下。

4. eft技術(shù)

　　新近推出的motorola m68hc08 系列單片機采用eft(electrical fast transient)技術(shù)進一步提高了單片機的抗干擾能力。當振蕩電路的正弦波信號受到外界干擾時，其波形上會疊加一些毛刺。以施密特電路對其整形時，這種毛刺會成為觸發(fā)信號干擾正常的時鐘信號。交替使用施密特電路和rc濾波可以使這類毛刺不起作用，這就是eft技術(shù)。隨著vlsi技術(shù)的不斷發(fā)展，電路內(nèi)部的抗干擾技術(shù)也在不斷發(fā)展之中。

5.軟件方面的措施

　　單片機本身在指令設計上也有一些抗干擾的考慮。非法指令復位或非法指令中斷是當運行程序時遇到非法指令或非法尋址空間能產(chǎn)生復位或中斷。單片機應用系統(tǒng)程序是事先寫好的，不可能有非法指令或?qū)ぶ�。一定是系統(tǒng)受到干擾，cpu讀指令時出錯了。

　　以上提到的是當前廣泛使用的單片機應該具有的內(nèi)部抗干擾措施。在選用單片機時，要檢查一下這些性能是否都有，以求設計出可靠性高的系統(tǒng)。
在應用軟件設計方面，設計者都有各自的經(jīng)驗。這里要提醒的是最后對不用的rom要做處理。原則是萬一程序落到這里可以自恢復。
用于單片機系統(tǒng)的干擾抑制元件

1.去耦電容

　　每個集成電路的電源、地之間應配置一個去耦電容，它可以濾掉來自電源的高頻噪聲。作為儲能元件，它吸收或提供該集成電路內(nèi)部三極管導通、截止引起的電流變化(di/dt)，從而降低系統(tǒng)噪聲。要選高頻特性好的獨石電容或瓷片電容作去耦電容。每塊印制電路板電源引入的地方要安放一只大容量的儲能電容。由于電解電容的纏繞式結(jié)構(gòu)，其分布電感較大，對濾除高頻干擾信號幾乎不起作用。使用時要與去耦電容成對使用。鉭電容則比電解電容效果更好。

2.抑制高頻的電感