浓毛老太交欧美老妇热爱乱,蜜臀性色av免费,妺妺窝人体色www看美女,久久久久久久久久久大尺度免费视频,麻豆人妻无码性色av专区

位置:51電子網(wǎng) » 技術(shù)資料 » EDA/PLD

輸入偏移約束最常用的一種形式

發(fā)布時(shí)間:2008/9/17 0:00:00 訪問次數(shù):582

  輸入偏移約束最常用的一種形式是offset in before,它定義的是數(shù)據(jù)先于采樣時(shí)鐘多長時(shí)間有效;另一個(gè)參數(shù)是數(shù)據(jù)有效窗口,也稱“眼寬”,如圖1所示。因?yàn)閿?shù)據(jù)何時(shí)無效對保持時(shí)間分析至關(guān)重要,所以valid這個(gè)參數(shù)對保持時(shí)間分析是必需的。對建立時(shí)間的分析,如果不加這個(gè)參數(shù),則默認(rèn)用offset。當(dāng)進(jìn)行保持時(shí)間分析時(shí)如果不加這個(gè)參數(shù),工具會用trce_fastpaths來報(bào)告保持時(shí)間。但是不會分析路徑,也不會檢查是否違規(guī)。

   輸入偏移約束是全局約束,默認(rèn)參數(shù)會應(yīng)用于所有用該時(shí)鐘作為采樣的輸入數(shù)據(jù)引腳。但有時(shí)某些引腳會有不同的約束要求,這種情況下可以將這些引腳分組并分別做不同的約束。圖2所示為相同時(shí)鐘,但需采用不同輸入偏移約束的范例。sysclk驅(qū)動了4個(gè)寄存器,但是sramdata[1∶0]和fpgadata[1∶0]卻有各自不同的offset in要求。

  圖1 輸入偏移約束



  圖2 相同時(shí)鐘、不同輸入偏移范例

  可以用這樣的ucf生成pad分組。

  用戶約束文件(ucf)范例:
  timegrp "sramgroup" = pads( "sramdata(1)" "sramdata(0)");
  offset in<time><unit>valid<time><unit>bee○re<clk>timegrp sramgroup ;
  
  現(xiàn)在對輸入時(shí)序分析有了基本的認(rèn)識,可以進(jìn)一步分析一個(gè)常用的輸入接口標(biāo)準(zhǔn)——系統(tǒng)同步接口。系統(tǒng)同步接口是指源頭和目的器件的內(nèi)部寄存器都使用同一個(gè)全局時(shí)鐘。對于如圖3所示的設(shè)計(jì),板級的時(shí)鐘偏斜和數(shù)據(jù)延時(shí)限制了系統(tǒng)速度性能。因?yàn)閺脑炊似骷l(fā)出的數(shù)據(jù)必須在一個(gè)時(shí)鐘周期內(nèi)到達(dá)目的器件,所以這種系統(tǒng)同步接口適合于較低速度的單數(shù)據(jù)率應(yīng)用。

  圖3 板間或器件之間的互連約束

   歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)



  輸入偏移約束最常用的一種形式是offset in before,它定義的是數(shù)據(jù)先于采樣時(shí)鐘多長時(shí)間有效;另一個(gè)參數(shù)是數(shù)據(jù)有效窗口,也稱“眼寬”,如圖1所示。因?yàn)閿?shù)據(jù)何時(shí)無效對保持時(shí)間分析至關(guān)重要,所以valid這個(gè)參數(shù)對保持時(shí)間分析是必需的。對建立時(shí)間的分析,如果不加這個(gè)參數(shù),則默認(rèn)用offset。當(dāng)進(jìn)行保持時(shí)間分析時(shí)如果不加這個(gè)參數(shù),工具會用trce_fastpaths來報(bào)告保持時(shí)間。但是不會分析路徑,也不會檢查是否違規(guī)。

   輸入偏移約束是全局約束,默認(rèn)參數(shù)會應(yīng)用于所有用該時(shí)鐘作為采樣的輸入數(shù)據(jù)引腳。但有時(shí)某些引腳會有不同的約束要求,這種情況下可以將這些引腳分組并分別做不同的約束。圖2所示為相同時(shí)鐘,但需采用不同輸入偏移約束的范例。sysclk驅(qū)動了4個(gè)寄存器,但是sramdata[1∶0]和fpgadata[1∶0]卻有各自不同的offset in要求。

  圖1 輸入偏移約束



  圖2 相同時(shí)鐘、不同輸入偏移范例

  可以用這樣的ucf生成pad分組。

  用戶約束文件(ucf)范例:
  timegrp "sramgroup" = pads( "sramdata(1)" "sramdata(0)");
  offset in<time><unit>valid<time><unit>bee○re<clk>timegrp sramgroup ;
  
  現(xiàn)在對輸入時(shí)序分析有了基本的認(rèn)識,可以進(jìn)一步分析一個(gè)常用的輸入接口標(biāo)準(zhǔn)——系統(tǒng)同步接口。系統(tǒng)同步接口是指源頭和目的器件的內(nèi)部寄存器都使用同一個(gè)全局時(shí)鐘。對于如圖3所示的設(shè)計(jì),板級的時(shí)鐘偏斜和數(shù)據(jù)延時(shí)限制了系統(tǒng)速度性能。因?yàn)閺脑炊似骷l(fā)出的數(shù)據(jù)必須在一個(gè)時(shí)鐘周期內(nèi)到達(dá)目的器件,所以這種系統(tǒng)同步接口適合于較低速度的單數(shù)據(jù)率應(yīng)用。

  圖3 板間或器件之間的互連約束

   歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)



相關(guān)IC型號

熱門點(diǎn)擊

 

推薦技術(shù)資料

聲道前級設(shè)計(jì)特點(diǎn)
    與通常的Hi-Fi前級不同,EP9307-CRZ這臺分... [詳細(xì)]
版權(quán)所有:51dzw.COM
深圳服務(wù)熱線:13751165337  13692101218
粵ICP備09112631號-6(miitbeian.gov.cn)
公網(wǎng)安備44030402000607
深圳市碧威特網(wǎng)絡(luò)技術(shù)有限公司
付款方式


 復(fù)制成功!