邏輯操作指令組
發(fā)布時間:2008/9/19 0:00:00 訪問次數(shù):413
邏輯操作指令組(logical group)由邏輯與、邏輯或、如圖所示。
圖 邏輯操作指令組結(jié)構(gòu)
(1) 賦值(load)指令
load指令用來為寄存器賦值,賦值可以是常數(shù),也可以是另一個寄存器的內(nèi)容。該指令不會影響標(biāo)志位的狀態(tài)。
由于load指令不影響標(biāo)志位的特性,所以在程序執(zhí)行過程中,可以用來重新為寄存器賦值,而不影響程序的其他性能。此外,還可用于寄存器的清零及插入延遲等功能。例如load s0,s0由于沒有改變s0寄存器的內(nèi)容,所以相當(dāng)于執(zhí)行了一次空操作,程序延遲了兩個時鐘周期。
(2) 邏輯與(and)指令
邏輯與指令完成兩個操作數(shù)之間的按位“與”操作,第1個操作數(shù)只能是寄存器,并且執(zhí)行的結(jié)果也放入該寄存器;第2個操作數(shù)可以是任何一個寄存器,也可以是一個8位的常數(shù)。邏輯與操作將會影響標(biāo)志位。
(3) 邏輯或(or)指令
邏輯或指令完成兩個操作數(shù)之間的按位“或”操作,第1個操作數(shù)只能是寄存器,并且執(zhí)行的結(jié)果也放入該寄存器;第2個操作數(shù)可以是任何一個寄存器,也可以是一個8位的常數(shù)。邏輯或操作將會影響標(biāo)志位。
當(dāng)用于某些控制場合時,邏輯或操作有些特殊的應(yīng)用,如orsx,00指令并不影響寄存器sx的內(nèi)容,但進(jìn)位位將清零。該指令也可用來檢測寄存器sx的內(nèi)容是否為零。
(4) 邏輯異或(xor)指令
邏輯異或指令完成兩個操作數(shù)之間的按位“異或”操作,第1個操作數(shù)只能是寄存器,并且執(zhí)行的結(jié)果也放入該寄存器;第2個操作數(shù)可以是任何一個寄存器,也可以是一個8位的常數(shù)。邏輯異或操作將會影響零標(biāo)志位,而進(jìn)位位將會清零。
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)
邏輯操作指令組(logical group)由邏輯與、邏輯或、如圖所示。
圖 邏輯操作指令組結(jié)構(gòu)
(1) 賦值(load)指令
load指令用來為寄存器賦值,賦值可以是常數(shù),也可以是另一個寄存器的內(nèi)容。該指令不會影響標(biāo)志位的狀態(tài)。
由于load指令不影響標(biāo)志位的特性,所以在程序執(zhí)行過程中,可以用來重新為寄存器賦值,而不影響程序的其他性能。此外,還可用于寄存器的清零及插入延遲等功能。例如load s0,s0由于沒有改變s0寄存器的內(nèi)容,所以相當(dāng)于執(zhí)行了一次空操作,程序延遲了兩個時鐘周期。
(2) 邏輯與(and)指令
邏輯與指令完成兩個操作數(shù)之間的按位“與”操作,第1個操作數(shù)只能是寄存器,并且執(zhí)行的結(jié)果也放入該寄存器;第2個操作數(shù)可以是任何一個寄存器,也可以是一個8位的常數(shù)。邏輯與操作將會影響標(biāo)志位。
(3) 邏輯或(or)指令
邏輯或指令完成兩個操作數(shù)之間的按位“或”操作,第1個操作數(shù)只能是寄存器,并且執(zhí)行的結(jié)果也放入該寄存器;第2個操作數(shù)可以是任何一個寄存器,也可以是一個8位的常數(shù)。邏輯或操作將會影響標(biāo)志位。
當(dāng)用于某些控制場合時,邏輯或操作有些特殊的應(yīng)用,如orsx,00指令并不影響寄存器sx的內(nèi)容,但進(jìn)位位將清零。該指令也可用來檢測寄存器sx的內(nèi)容是否為零。
(4) 邏輯異或(xor)指令
邏輯異或指令完成兩個操作數(shù)之間的按位“異或”操作,第1個操作數(shù)只能是寄存器,并且執(zhí)行的結(jié)果也放入該寄存器;第2個操作數(shù)可以是任何一個寄存器,也可以是一個8位的常數(shù)。邏輯異或操作將會影響零標(biāo)志位,而進(jìn)位位將會清零。
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)
熱門點(diǎn)擊
- FPGA中增加SPI和BPI配置模式
- 基于FPGA內(nèi)部的FIFO設(shè)計(jì)
- LabVIEW的VI圖標(biāo)
- LabVIEW的連線板
- LabVIEW的格式與精度
- LabVIEW的數(shù)據(jù)綁定
- LabVIEW的創(chuàng)建連線板
- LabVIEW 8.0的前面板的其他改進(jìn)
- 可編程邏輯器件PLA乘積項(xiàng)陣列
- SmartXplorer技術(shù)
推薦技術(shù)資料
- 聲道前級設(shè)計(jì)特點(diǎn)
- 與通常的Hi-Fi前級不同,EP9307-CRZ這臺分... [詳細(xì)]
- MPS 啟動器開發(fā)板/評估套件(EVKT/P
- 12V、6A 四路降壓電源管理 IC
- 數(shù)字恒定導(dǎo)通時間控制模式(COT)
- 同步降壓PWM DC-DC線性
- ADC 技術(shù)參數(shù)與應(yīng)用需求之
- 反激變換器傳導(dǎo)和輻射電磁干擾分
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究