cpld的原理框圖如圖所示。

　　如圖 cpld的原理框圖

　　行掃描線由移位寄存器輸出驅(qū)動，在時鐘ck的驅(qū)動下移位寄存器工作，同一時間只有一位行線為“0”。列線全部接有內(nèi)部上拉，在沒有鍵按下的情況下，列線全為“1”。同時與門輸出也為“1”，移位寄存器繼續(xù)工作；當(dāng)有鍵按下時，與門輸出為低。禁止移位寄存器操作，直到按鍵被釋放。

　　行列編碼電路的輸出組成鍵盤的編碼輸出，輸入到處理器。

　　此參考設(shè)計包括verilog源代碼、verilog測試文件和.ucf文件。.ucf文件中有關(guān)于內(nèi)部上拉電阻的應(yīng)用，以及移位寄存器的實現(xiàn)約束的說明。

　　coolrunner-ii是低功耗器件適合于電池供電的設(shè)各，如手持電話及pda等。而且它還具有多個電源bank，可以滿足電平轉(zhuǎn)換的需要，關(guān)于這方面的應(yīng)用可以參考xilinx相關(guān)資料。

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）