Coo1Runner-Ⅱ器件實現(xiàn)SCK時鐘發(fā)生邏輯
發(fā)布時間:2008/9/19 0:00:00 訪問次數(shù):438
此進程為sck輸出,邏輯,sck與控制寄存器的clkdiv、cpha和cpol位有關(guān)。sck int是內(nèi)部sck,用其來控制串行數(shù)據(jù)輸出,是spi控制狀態(tài)機的同步時鐘。當(dāng)cpha=1時,sck_out=sck_1;當(dāng)cpha=0時,sck_out=sck_0。clk0_mask和clk1_mask分另刂為clk_0和clk_1的輸出控制信號。當(dāng)沒有數(shù)據(jù)傳輸時,sck_0和sck_1可以被關(guān)閉,如圖所示。
如圖 sck時鐘發(fā)生器
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)
如圖 sck時鐘發(fā)生器
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)
此進程為sck輸出,邏輯,sck與控制寄存器的clkdiv、cpha和cpol位有關(guān)。sck int是內(nèi)部sck,用其來控制串行數(shù)據(jù)輸出,是spi控制狀態(tài)機的同步時鐘。當(dāng)cpha=1時,sck_out=sck_1;當(dāng)cpha=0時,sck_out=sck_0。clk0_mask和clk1_mask分另刂為clk_0和clk_1的輸出控制信號。當(dāng)沒有數(shù)據(jù)傳輸時,sck_0和sck_1可以被關(guān)閉,如圖所示。
如圖 sck時鐘發(fā)生器
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)
如圖 sck時鐘發(fā)生器
歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)
上一篇:編輯VI時改變單個對象大小
上一篇:編輯VI時選擇多個對象
熱門點擊
- FPGA中增加SPI和BPI配置模式
- 基于FPGA內(nèi)部的FIFO設(shè)計
- LabVIEW的VI圖標
- LabVIEW的連線板
- LabVIEW的格式與精度
- LabVIEW的數(shù)據(jù)綁定
- LabVIEW的創(chuàng)建連線板
- LabVIEW 8.0的前面板的其他改進
- 可編程邏輯器件PLA乘積項陣列
- SmartXplorer技術(shù)
推薦技術(shù)資料
- 聲道前級設(shè)計特點
- 與通常的Hi-Fi前級不同,EP9307-CRZ這臺分... [詳細]
- 電源管理 IC (PMIC)&
- I2C 接口和 PmBUS 以及 OTP/M
- MOSFET 和柵極驅(qū)動器單
- 數(shù)字恒定導(dǎo)通時間控制模式(CO
- Power Management Buck/
- 反激變換器傳導(dǎo)和輻射電磁干擾分析和抑制技術(shù)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究