EDA技術(shù)綜合應(yīng)用的分析方法
發(fā)布時(shí)間:2008/10/11 0:00:00 訪問(wèn)次數(shù):647
傳統(tǒng)的電路設(shè)計(jì)方法都是自底向上進(jìn)行設(shè)計(jì)的,也就是首先確定可用的元器件,然后根據(jù)這些器件進(jìn)行邏輯設(shè)計(jì),完成各模塊后進(jìn)行連接,最 后形成系統(tǒng)。雨基于eda技術(shù)的設(shè)計(jì)方法則是自頂向下進(jìn)行設(shè)計(jì)的,也就是首先采用可完全獨(dú)立于目標(biāo)器件芯片物理結(jié)構(gòu)的硬件描述語(yǔ)言,在系 統(tǒng)的基本功能或行為級(jí)上對(duì)設(shè)計(jì)的產(chǎn)品進(jìn)行描述和定義,結(jié)合多層次的仿真技術(shù),在確保設(shè)計(jì)的可行性與正確性的前提下,完成功能確認(rèn)。然 后利用eda工具的邏輯綜合功能,把功能描述轉(zhuǎn)換成某一具體目標(biāo)芯片的網(wǎng)表文件,輸出給該器件廠商的布局布線適配器,進(jìn)行邏輯映射及布局 布線,再利用產(chǎn)生的仿真文件進(jìn)行包括功能和時(shí)序的驗(yàn)證,以確保實(shí)際系統(tǒng)的性能。
在基于h)a技術(shù)的系統(tǒng)設(shè)計(jì)的最重要環(huán)節(jié)——在系統(tǒng)的基本功能或行為級(jí)上對(duì)設(shè)計(jì)的產(chǎn)品進(jìn)行描述和定義時(shí),我們采用自頂向下分析,自底向 上設(shè)計(jì)的方法。所謂“自頂向下分析”,就是指將數(shù)字系統(tǒng)的整體逐步分解為各個(gè)子系統(tǒng)和模塊,若子系統(tǒng)規(guī)模較大,則還需將子系統(tǒng)進(jìn)一步 分解為更小的子系統(tǒng)和模塊,層層分解,直至整個(gè)系統(tǒng)中各子系統(tǒng)關(guān)系合理,并便于邏輯電路級(jí)的設(shè)計(jì)和實(shí)現(xiàn)為止。如圖是一個(gè)自頂向下設(shè)計(jì) 的結(jié)構(gòu)分解圖。所謂“自底向上設(shè)計(jì)”,就是在自頂向下分析建立各種設(shè)計(jì)模型的基礎(chǔ)上,先進(jìn)行低層模塊的設(shè)計(jì),完成低層模塊的設(shè)計(jì)后再 進(jìn)行高一層次的設(shè)計(jì),如此類推,直到完成頂層的設(shè)計(jì)為止。采用該方法進(jìn)行分析和設(shè)計(jì)時(shí),高層設(shè)計(jì)進(jìn)行功能和接口描述,說(shuō)明模塊的功能 和接口,模塊功能的更詳細(xì)的描述在下一設(shè)計(jì)層次說(shuō)明,最底層的設(shè)計(jì)才涉及具體的寄存器和邏輯門電路等實(shí)現(xiàn)方式的描述。
如圖 自頂向下設(shè)計(jì)的結(jié)構(gòu)分解圖
采用自頂向下的設(shè)計(jì)方法有如下優(yōu)點(diǎn):
(1)自頂向下設(shè)計(jì)方法是一種模塊化設(shè)計(jì)方法。對(duì)設(shè)計(jì)的描述從上到下逐步由粗略到詳細(xì),符合常規(guī)的邏輯思維習(xí)慣。
(2)由于高層設(shè)計(jì)同器件無(wú)關(guān),可以完全獨(dú)立于目標(biāo)器件的結(jié)構(gòu),因此在設(shè)計(jì)的最初階段,設(shè)計(jì)人員可以不受芯片結(jié)構(gòu)的約束,集中精力對(duì)產(chǎn)品進(jìn)行最適應(yīng)市場(chǎng)需求的設(shè)計(jì),從而避免了傳統(tǒng)設(shè)計(jì)方法中的再設(shè)計(jì)風(fēng)險(xiǎn),縮短了產(chǎn)品的上市周期。
。3)由于系統(tǒng)采用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì),可以完全獨(dú)立于目標(biāo)器件的結(jié)構(gòu),因此設(shè)計(jì)易于在各種集成電路工藝或可編程器件之間移植。
(4)適合多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行設(shè)計(jì),F(xiàn)在隨著技術(shù)的不斷進(jìn)步,許多設(shè)計(jì)由一個(gè)設(shè)計(jì)者已無(wú)法完成,必須經(jīng)過(guò)多個(gè)設(shè)計(jì)者分工協(xié)作完成一項(xiàng)設(shè)計(jì)的情況越來(lái)越多。在這種情況下,應(yīng)用自頂向下設(shè)計(jì)方法便于由多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行設(shè)計(jì),對(duì)設(shè)計(jì)任務(wù)進(jìn)行合理分配,用系統(tǒng)工程的方法對(duì)設(shè)計(jì)進(jìn)行管理。
針對(duì)具體的設(shè)計(jì),實(shí)施自頂向下設(shè)計(jì)方法的形式會(huì)有所不同,但均需遵循以下兩條原則:逐層分解功能和分層次進(jìn)行設(shè)計(jì)。在各設(shè)計(jì)層次上,考慮相應(yīng)的仿真驗(yàn)證問(wèn)題。
歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)(www.dzsc.com)
傳統(tǒng)的電路設(shè)計(jì)方法都是自底向上進(jìn)行設(shè)計(jì)的,也就是首先確定可用的元器件,然后根據(jù)這些器件進(jìn)行邏輯設(shè)計(jì),完成各模塊后進(jìn)行連接,最 后形成系統(tǒng)。雨基于eda技術(shù)的設(shè)計(jì)方法則是自頂向下進(jìn)行設(shè)計(jì)的,也就是首先采用可完全獨(dú)立于目標(biāo)器件芯片物理結(jié)構(gòu)的硬件描述語(yǔ)言,在系 統(tǒng)的基本功能或行為級(jí)上對(duì)設(shè)計(jì)的產(chǎn)品進(jìn)行描述和定義,結(jié)合多層次的仿真技術(shù),在確保設(shè)計(jì)的可行性與正確性的前提下,完成功能確認(rèn)。然 后利用eda工具的邏輯綜合功能,把功能描述轉(zhuǎn)換成某一具體目標(biāo)芯片的網(wǎng)表文件,輸出給該器件廠商的布局布線適配器,進(jìn)行邏輯映射及布局 布線,再利用產(chǎn)生的仿真文件進(jìn)行包括功能和時(shí)序的驗(yàn)證,以確保實(shí)際系統(tǒng)的性能。
在基于h)a技術(shù)的系統(tǒng)設(shè)計(jì)的最重要環(huán)節(jié)——在系統(tǒng)的基本功能或行為級(jí)上對(duì)設(shè)計(jì)的產(chǎn)品進(jìn)行描述和定義時(shí),我們采用自頂向下分析,自底向 上設(shè)計(jì)的方法。所謂“自頂向下分析”,就是指將數(shù)字系統(tǒng)的整體逐步分解為各個(gè)子系統(tǒng)和模塊,若子系統(tǒng)規(guī)模較大,則還需將子系統(tǒng)進(jìn)一步 分解為更小的子系統(tǒng)和模塊,層層分解,直至整個(gè)系統(tǒng)中各子系統(tǒng)關(guān)系合理,并便于邏輯電路級(jí)的設(shè)計(jì)和實(shí)現(xiàn)為止。如圖是一個(gè)自頂向下設(shè)計(jì) 的結(jié)構(gòu)分解圖。所謂“自底向上設(shè)計(jì)”,就是在自頂向下分析建立各種設(shè)計(jì)模型的基礎(chǔ)上,先進(jìn)行低層模塊的設(shè)計(jì),完成低層模塊的設(shè)計(jì)后再 進(jìn)行高一層次的設(shè)計(jì),如此類推,直到完成頂層的設(shè)計(jì)為止。采用該方法進(jìn)行分析和設(shè)計(jì)時(shí),高層設(shè)計(jì)進(jìn)行功能和接口描述,說(shuō)明模塊的功能 和接口,模塊功能的更詳細(xì)的描述在下一設(shè)計(jì)層次說(shuō)明,最底層的設(shè)計(jì)才涉及具體的寄存器和邏輯門電路等實(shí)現(xiàn)方式的描述。
如圖 自頂向下設(shè)計(jì)的結(jié)構(gòu)分解圖
采用自頂向下的設(shè)計(jì)方法有如下優(yōu)點(diǎn):
(1)自頂向下設(shè)計(jì)方法是一種模塊化設(shè)計(jì)方法。對(duì)設(shè)計(jì)的描述從上到下逐步由粗略到詳細(xì),符合常規(guī)的邏輯思維習(xí)慣。
(2)由于高層設(shè)計(jì)同器件無(wú)關(guān),可以完全獨(dú)立于目標(biāo)器件的結(jié)構(gòu),因此在設(shè)計(jì)的最初階段,設(shè)計(jì)人員可以不受芯片結(jié)構(gòu)的約束,集中精力對(duì)產(chǎn)品進(jìn)行最適應(yīng)市場(chǎng)需求的設(shè)計(jì),從而避免了傳統(tǒng)設(shè)計(jì)方法中的再設(shè)計(jì)風(fēng)險(xiǎn),縮短了產(chǎn)品的上市周期。
。3)由于系統(tǒng)采用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì),可以完全獨(dú)立于目標(biāo)器件的結(jié)構(gòu),因此設(shè)計(jì)易于在各種集成電路工藝或可編程器件之間移植。
。4)適合多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行設(shè)計(jì)。現(xiàn)在隨著技術(shù)的不斷進(jìn)步,許多設(shè)計(jì)由一個(gè)設(shè)計(jì)者已無(wú)法完成,必須經(jīng)過(guò)多個(gè)設(shè)計(jì)者分工協(xié)作完成一項(xiàng)設(shè)計(jì)的情況越來(lái)越多。在這種情況下,應(yīng)用自頂向下設(shè)計(jì)方法便于由多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行設(shè)計(jì),對(duì)設(shè)計(jì)任務(wù)進(jìn)行合理分配,用系統(tǒng)工程的方法對(duì)設(shè)計(jì)進(jìn)行管理。
針對(duì)具體的設(shè)計(jì),實(shí)施自頂向下設(shè)計(jì)方法的形式會(huì)有所不同,但均需遵循以下兩條原則:逐層分解功能和分層次進(jìn)行設(shè)計(jì)。在各設(shè)計(jì)層次上,考慮相應(yīng)的仿真驗(yàn)證問(wèn)題。
歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)(www.dzsc.com)
熱門點(diǎn)擊
- 電感的最小值與最大值
- 零電流開(kāi)關(guān)和零電壓開(kāi)關(guān)
- ZCV/ZVS準(zhǔn)諧振轉(zhuǎn)換器
- 正激轉(zhuǎn)換器的同步整流
- ZVS PWM轉(zhuǎn)換器工作原理
- 檢測(cè)磁心的最大磁感應(yīng)強(qiáng)度和飽和區(qū)間
- 推挽式電路的電壓和電流
- ZVS。校祝娃D(zhuǎn)換器的優(yōu)、缺點(diǎn)
- 電路的基本工作原理
- 實(shí)現(xiàn)ZVS的策略及次級(jí)占空比的丟失
推薦技術(shù)資料
- FU-19推挽功放制作
- FU-19是國(guó)產(chǎn)大功率發(fā)射雙四極功率電二管,EPL20... [詳細(xì)]
- 電源管理 IC (PMIC)&
- I2C 接口和 PmBUS 以及 OTP/M
- MOSFET 和柵極驅(qū)動(dòng)器單
- 數(shù)字恒定導(dǎo)通時(shí)間控制模式(CO
- Power Management Buck/
- 反激變換器傳導(dǎo)和輻射電磁干擾分析和抑制技術(shù)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究