算法實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)方案
發(fā)布時(shí)間:2008/10/13 0:00:00 訪問次數(shù):509
由前面所述可知,sobel的濾波函數(shù)為
h=(q0+2q3+q6)-(q2+2q5+q8);v=(q0+2q1+q2)—(q6+2q7+q8)
dr=(q1+2q0+q3)-(q5+2qs+q7);dl=(q1+2q2+q5)—(q3+2q6+q7)
magnitude=max(h,v, dr,dl)
為了減少設(shè)計(jì)的復(fù)雜度,上面式子中的乘法運(yùn)算可以改寫成加法運(yùn)算:
h=(q0+q3+q3+q6)-(q2+q5十q5+q8);v=(q0+q1+q1+q2)_(q6+q7+q7+q8)
dr=(q1+q0+q0+q3)_(q5+q8+q8+q7);dl=(q1+q2+q2+q5)-(q3+q6+q6+q7)
對(duì)于以上數(shù)據(jù)的處理,我們先估算分別使用單片機(jī)、dsp、cpld/fpga所需的時(shí)間。
如果使用12 mb的單片機(jī),加法運(yùn)算需要執(zhí)行2次,加法的中間結(jié)果寄存20次,大小比較三次,比較中間結(jié)果寄存2次,51單片機(jī)內(nèi)的加法需要兩個(gè)指令周期,比較需要兩個(gè)指令周期。這樣,完成一次sobel濾波操作需要的時(shí)間至少為:(24×2+20+2×3+2)×1 us=72us°對(duì)于一幅600×800像素的圖像,總共的時(shí)間為:600×800×72us=32s。
若使用40 mb六級(jí)流水的dsp,它們的處理時(shí)間大概為:32s/24=1.4s。
如果使用cpld/fpga設(shè)計(jì),首先,h、v、dr、dl四個(gè)方向的濾波可以全部并行,同時(shí),每一個(gè)方向的濾波函數(shù)可以采用一級(jí)四路并行加法器與一級(jí)雙路并行加法器串連。這樣一來,算上兩級(jí)串行比較器,實(shí)際上整個(gè)系統(tǒng)只有四級(jí)串行結(jié)構(gòu),假設(shè)使用50 m的系統(tǒng)時(shí)鐘,則處理完一個(gè)像素點(diǎn)的時(shí)間為4×1/(50 m)=80 ns,處理完一幀圖像的時(shí)間為800×600×80 ns=38.4 ms,結(jié)果處理速度比dsp高了大約兩個(gè)數(shù)量級(jí)。
從上可以看出,使用cpld`fpga設(shè)計(jì)有關(guān)圖像處理模塊,對(duì)整個(gè)系統(tǒng)速度的改善是非常明顯的。
歡迎轉(zhuǎn)載,信息來源維庫電子市場(chǎng)網(wǎng)(www.dzsc.com)
由前面所述可知,sobel的濾波函數(shù)為
h=(q0+2q3+q6)-(q2+2q5+q8);v=(q0+2q1+q2)—(q6+2q7+q8)
dr=(q1+2q0+q3)-(q5+2qs+q7);dl=(q1+2q2+q5)—(q3+2q6+q7)
magnitude=max(h,v, dr,dl)
為了減少設(shè)計(jì)的復(fù)雜度,上面式子中的乘法運(yùn)算可以改寫成加法運(yùn)算:
h=(q0+q3+q3+q6)-(q2+q5十q5+q8);v=(q0+q1+q1+q2)_(q6+q7+q7+q8)
dr=(q1+q0+q0+q3)_(q5+q8+q8+q7);dl=(q1+q2+q2+q5)-(q3+q6+q6+q7)
對(duì)于以上數(shù)據(jù)的處理,我們先估算分別使用單片機(jī)、dsp、cpld/fpga所需的時(shí)間。
如果使用12 mb的單片機(jī),加法運(yùn)算需要執(zhí)行2次,加法的中間結(jié)果寄存20次,大小比較三次,比較中間結(jié)果寄存2次,51單片機(jī)內(nèi)的加法需要兩個(gè)指令周期,比較需要兩個(gè)指令周期。這樣,完成一次sobel濾波操作需要的時(shí)間至少為:(24×2+20+2×3+2)×1 us=72us°對(duì)于一幅600×800像素的圖像,總共的時(shí)間為:600×800×72us=32s。
若使用40 mb六級(jí)流水的dsp,它們的處理時(shí)間大概為:32s/24=1.4s。
如果使用cpld/fpga設(shè)計(jì),首先,h、v、dr、dl四個(gè)方向的濾波可以全部并行,同時(shí),每一個(gè)方向的濾波函數(shù)可以采用一級(jí)四路并行加法器與一級(jí)雙路并行加法器串連。這樣一來,算上兩級(jí)串行比較器,實(shí)際上整個(gè)系統(tǒng)只有四級(jí)串行結(jié)構(gòu),假設(shè)使用50 m的系統(tǒng)時(shí)鐘,則處理完一個(gè)像素點(diǎn)的時(shí)間為4×1/(50 m)=80 ns,處理完一幀圖像的時(shí)間為800×600×80 ns=38.4 ms,結(jié)果處理速度比dsp高了大約兩個(gè)數(shù)量級(jí)。
從上可以看出,使用cpld`fpga設(shè)計(jì)有關(guān)圖像處理模塊,對(duì)整個(gè)系統(tǒng)速度的改善是非常明顯的。
歡迎轉(zhuǎn)載,信息來源維庫電子市場(chǎng)網(wǎng)(www.dzsc.com)
熱門點(diǎn)擊
- LabVIEW的寫入電子表格文件
- LabVIEW的組合框
- LabVIEW的讀取電子表格文件
- LabVIEW的寫入測(cè)量文件
- LabVIEW的文件I/O
- LabVIEW的字符串輸入控件
- LabVIEW的讀取測(cè)量文件
- LabVIEW的字符串操作函數(shù)
- LabVIEW的列表
- LabVIEW的讀取文本文件
推薦技術(shù)資料
- 聲道前級(jí)設(shè)計(jì)特點(diǎn)
- 與通常的Hi-Fi前級(jí)不同,EP9307-CRZ這臺(tái)分... [詳細(xì)]
- 100V高頻半橋N-溝道功率MOSFET驅(qū)動(dòng)
- 集成高端和低端 FET 和驅(qū)動(dòng)
- 柵極驅(qū)動(dòng)單片半橋芯片MP869
- 數(shù)字恒定導(dǎo)通時(shí)間控制模式(COT)應(yīng)用探究
- 高效率 (CSP/QFN/BG
- IC 工藝、封裝技術(shù)、單片設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究