對(duì)于高速數(shù)字系統(tǒng)設(shè)計(jì)，時(shí)序分析尤其重要，特別是隨著時(shí)鐘頻率的提高，留給數(shù)據(jù)傳輸?shù)挠行ёx寫(xiě)間隙越來(lái)越小，想要在極短的時(shí)間內(nèi)讓數(shù)據(jù)信號(hào)從驅(qū)動(dòng)端完整地傳送到接收端，就必須進(jìn)行精確的時(shí)序計(jì)算和分析。

　　目前，各類高速串口已大量應(yīng)用在設(shè)計(jì)中，如pci-express、xaui等，常見(jiàn)的還有ddr、ddr2存儲(chǔ)器之類的高帶寬并行總線。如果了解了這些數(shù)據(jù)接口的特點(diǎn)，設(shè)計(jì)結(jié)果就會(huì)令人滿意�？焖傩盘�(hào)與慢速信號(hào)的設(shè)計(jì)重點(diǎn)略有不同，而前者的一個(gè)重要特點(diǎn)就是它必須滿足嚴(yán)格的時(shí)序關(guān)系。

　　所以，必須像音樂(lè)指揮家一樣協(xié)調(diào)整個(gè)系統(tǒng)，使各部分單獨(dú)的器件之間能夠互相順利“對(duì)話”，對(duì)時(shí)鐘或使能信號(hào)的時(shí)序進(jìn)行恰當(dāng)?shù)卣{(diào)整，使得數(shù)據(jù)信號(hào)在正確的時(shí)間內(nèi)被鎖存，從而滿足接收器件所必須的建立和保持時(shí)間。

　　歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）