摘要：基于FPGA設計的數(shù)字相關器，對前端模數(shù)／轉換器在384kbps采樣率下采得的數(shù)據(jù)進行希爾波特變換，再與本地序列做相關運算，最后將相關結果送給DSP，供DSP做進一步的處理。介紹了所選用的Stratix芯片，闡述了FPGA內(nèi)部子模塊的功能和設計實現(xiàn)方法，對所設計的FPGA數(shù)字相關器進行了仿真和校驗，結果達到了設計要求。

    關鍵詞：數(shù)字相關器 FPGA 希爾波特變換 Stratix

采用ＦＰＧＡ器件可以將原來的電路板級產(chǎn)品集成為芯片級產(chǎn)品，從而降低了功耗、提高了可靠性，同時還可以很方便地對設計進行在線修改。電路設計者可以通過軟件編程，經(jīng)過設計輸入、仿真、測試和校驗，用硬件實現(xiàn)特定的數(shù)字信號處理算法。這種方法由于具有通用性強的特點并可以實現(xiàn)算法的并行運算，因此無論是作為獨立的數(shù)字信號處理器，還是作為ＤＳＰ芯片的協(xié)處理器，目前都是比較活躍的研究領域。

短波通信具有設備簡單、通信距離遠、機動靈活、價格低廉和抗毀性強的特點，有著重要的應用價值。在短波通信系統(tǒng)中，接收方在信號檢測、同步的過程中，要進行大量的乘加操作來做相關運算。在傳輸速率較高、樣點間隔較小的情況下，完全由系統(tǒng)中央ＤＳＰ處理器進行運算，很難實現(xiàn)實時處理。利用ＦＰＧＡ的特點，把信號同步數(shù)字相關部分分離出來，設計一個專用的數(shù)字相關器，作為中央ＤＳＰ處理器的協(xié)處理器，來分擔這部分工作，是一個很好的解決方案。本文闡述的就是這樣一個應用在短波擴頻通信系統(tǒng)的接收方中，完成數(shù)字相關功能的基于ＦＰＧＡ設計的相關器。

１ Ｓｔｒａｔｉｘ系列芯片簡介

本文采用Ｓｔｒａｔｉｘ系列芯片實現(xiàn)數(shù)字相關器。Ｓｔｒａｔｉｘ系列是著名的可編程邏輯器件供應商Ａｌｔｅｒａ公司于２００２年新推出的ＦＰＧＡ產(chǎn)品。其主要特點是：采用１．５Ｖ內(nèi)核，０．１３μｍ全銅工藝，容量為１０５７０～１１４１４０個邏輯單元，內(nèi)嵌多達１０Ｍｂｉｔ的三種ＲＡＭ塊，即５１２ｂｉｔ容量的小型ＲＡＭ，４ＫＢ容量的標準ＲＡＭ，５１２ＫＢ的大容量ＲＡＭ；具有Ｔｒｕｅ－ＬＶＤＳ（ｔｍ）電路，支持ＬＶＤＳ、ＬＶＰＥＣＬ、ＰＣＭＬ和ＨｙｐｅｒＴｒａｎｐｏｒｔ（ｔｍ）差分Ｉ／Ｏ電氣標準，且有高速通信接口；增加了片內(nèi)終端匹配電阻，提高了信號完整性，簡化了ＰＣＢ布線；提供了完整的時鐘管理方案，具有層次化的結構和多達１２個鎖相環(huán)（ＰＬＬ）。

該系列芯片的最大特色是內(nèi)嵌硬件乘法器和乘加結構的可編程ＤＳＰ模塊，特別適于實現(xiàn)高速信號處理。這種ＤＳＰ模塊是高性能的嵌入算術單元，它的運行速度可以達到２５０ＭＨｚ，每個ＤＳＰ模塊的數(shù)據(jù)吞吐性能可以高達２．０ＧＭＡＣＳ。它可以配置為硬件乘法器、加減法器、累加器和流水線寄存器，如表１所示。

系列具有多達２８個ＤＳＰ模塊，可配置為２２４個（９ｂｉｔ×９ｂｉｔ）嵌入乘法器，可以為大數(shù)據(jù)吞吐量的應用提供靈活、高效和有價值的方案。這些ＤＳＰ模塊可以實現(xiàn)多種典型的ＤＳＰ功能，如有限沖擊響應（ＦＩＲ）濾波、快速傅立葉變換（ＦＦＴ）功能、相關器和加密／解密功能等。

Ｓｔｒａｔｉｘ系列由Ａｌｔｅｒａ公司提供的新一代開發(fā)軟件Ｑｕａｒｔｕｓ ＩＩ支持。此軟件加強了網(wǎng)絡功能，設計人員可以直接通過Ｉｎｔｅｒｎｅｔ獲得Ａｌｔｅｒａ的技術支持。Ｑｕａｒｔｕｓ ＩＩ軟件中的Ｍｅｇａｗｉｚａｒｄ Ｐｌｕｓ＿Ｉｎ Ｍａｎａｇｅｒ工具可以很方便地對一些常用的基本模塊進行定制，以滿足不同的需要；設計人員還可以在定制后的基礎上，進行進一步的改進，擴展出更多的功能。

２ ＦＰＧＡ模塊設計

數(shù)字相關器在短波擴頻通信系統(tǒng)中的具體功能是：接收Ａ／Ｄ采樣后的采樣信號，對采樣信號進行希爾波特變換，得到與其正交的另一路信號；然后以這兩路信號分別作為實部和虛部，與本地序列進行相關運算，將相關值的實部和虛部送給ＤＳＰ做后續(xù)處理，如圖１所示。只有包含有正確同步頭信息的信號經(jīng)采樣后與本地序列作相關運算，得到的相關值的模值才會出現(xiàn)峰值；對應于發(fā)端特定的同步頭幀結構，相關后的相關峰也會出現(xiàn)規(guī)律性的特征。這樣，ＤＳＰ才可以通過先對相關值求模，然后對模值出現(xiàn)的峰值的間隔、幅值和數(shù)目等信息進行判斷和進一步處理，來確定是否捕捉到信號。下面具體介紹完成上述數(shù)字相關功能的ＦＰＧＡ的設計。ＦＰＧＡ設計的內(nèi)部結構框圖如圖２所示。

２．１ 希爾波特變換部分

系統(tǒng)接收到的射頻信號經(jīng)過前端預處理后，送到Ａ／Ｄ采樣，然后以串行方式輸出樣點值到ＦＰＧＡ。每個樣點值是用１０ｂｉｔ的二進