作者：江 霞

　　摘要：System Generator for DSP是Xilinx公司開發(fā)的基于Matlab的DSP開發(fā)工具同時也是一個基于FPGA的信號處理建模和設(shè)計(jì)工具。文章介紹了在Matlab中使用System Generator for DSP實(shí)現(xiàn)FPGA硬件設(shè)計(jì)的方法，同時給出了一個應(yīng)用實(shí)例。

    關(guān)鍵詞：Matlab；FPGA；System Generator；DSP

    近年來，在數(shù)字通信、網(wǎng)絡(luò)、視頻和圖像處理領(lǐng)域，F(xiàn)PGA已經(jīng)成為高性能數(shù)字信號處理系統(tǒng)的關(guān)鍵元件。FPGA的邏輯結(jié)構(gòu)不僅包括查找表、寄存器、多路復(fù)用器、存儲器，而且還有快速加法器、乘法器和Ｉ／Ｏ處理專用電路。FPGA具有實(shí)現(xiàn)高性能并行算法的能力，是構(gòu)成高性能可定制數(shù)據(jù)通路處理器（數(shù)字濾波、FFT）的理想器件。如Virtex-II Pro FPGA包含高性能的可編程架構(gòu)、嵌入式PowerPC處理器和3.125Gbps收發(fā)器等。

    但是，F(xiàn)PGA在數(shù)字信號處理領(lǐng)域的廣泛應(yīng)用受限于幾個因素。首先，DSP開發(fā)人員不熟悉硬件設(shè)計(jì)，尤其是FPGA。他們使用Ｍａｔｌａｂ驗(yàn)證算法，運(yùn)用Ｃ語言或匯編語言編程，通常不會使用硬件描述語言（ＶＨＤＬ或Ｖｅｒｉｌｏｇ）實(shí)現(xiàn)數(shù)字設(shè)計(jì)。其次，雖然ＶＨＤＬ語言也提供了許多高層次的語言抽象，但是基于并行硬件系統(tǒng)的ＶＨＤＬ程序設(shè)計(jì)與基于微處理器的串行程序設(shè)計(jì)有很大的不同。

    基于以上原因，Ｘｉｌｉｎｘ公司開發(fā)了基于Ｍａｔｌａｂ的System Generatorｆｏｒ DSP工具。System Generatorｆｏｒ DSP是Ｓｉｍｕｌｉｎｋ中一個基于ＦＰＧＡ的信號處理建模和設(shè)計(jì)工具。該工具可以將一個DSP系統(tǒng)表示為一個高度抽象的模塊，并自動將系統(tǒng)映射為一個基于ＦＰＧＡ的硬件方案。重要的是，該System Generator ｆｏｒ DSP實(shí)現(xiàn)這些功能并沒有降低硬件性能。

　�。� Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ DSP的特點(diǎn)

    simulink為DSP系統(tǒng)提供了強(qiáng)有力的高層次建模環(huán)境，可大量應(yīng)用于算法開發(fā)和驗(yàn)證。System Generatorｆｏｒ DSP作為Ｓｉｍｕｌｉｎｋ的一個工具箱很好地體現(xiàn)了這些特性，同時又可以自動將設(shè)計(jì)轉(zhuǎn)換為可綜合的高效硬件實(shí)現(xiàn)方案。該硬件實(shí)現(xiàn)方案忠實(shí)于原始設(shè)計(jì)，因此設(shè)計(jì)模型與硬件實(shí)現(xiàn)在采樣點(diǎn)（在simulink中定義）是一一對應(yīng)的。通過使用Ｘｉｌｉｎｘ精心設(shè)計(jì)的ＩＰ（ｉｎｔｅｌｌｅｃｔｕａｌ ｐｒｏｐｅｒｔｙ）核可以使硬件方案具有較小的延遲和體積。雖然System Generator中的ＩＰ模塊是經(jīng)過功能抽象的，但是對于熟悉ＦＰＧＡ的設(shè)計(jì)者來說，該模塊也具有直接訪問底層硬件細(xì)節(jié)的能力。例如，可以指定System Generator乘法器模塊使用Ｖｉｒｔｅｘ－ＩＩ系列ＦＰＧＡ中的專用高速乘法器元件，用戶定義的ＩＰ模塊也能夠作為黑盒子插入系統(tǒng)之中，等等。

使用System Generator for  DSP實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)的主要特點(diǎn)有：

●在simulink中實(shí)現(xiàn)FPGA電路的系統(tǒng)級建模，并自動生成硬件描述語言。

●自動生成modelsim測試程序，支持軟硬件仿真。

●支持用戶創(chuàng)建的simulink模塊。

●使用XILINX FPGA自動實(shí)現(xiàn)硬件系統(tǒng)。支持的XILINX FPGA系列包括Spartan-II,Spartan-IIE、Spar-tan-3、Virtex、Virtex-E、Virtex-II、Virtex-II PRO。

    
　　２　使用System Generatorｆｏｒ ＤＳＰ實(shí)現(xiàn)系統(tǒng)級建模

    傳統(tǒng)的ＤＳＰ系統(tǒng)開發(fā)人員在設(shè)計(jì)一個DSP系統(tǒng)時，一般先研究算法，再使用matlab或Ｃ語言驗(yàn)證算法，最后由硬件工程師在fpga或DSP上實(shí)現(xiàn)并驗(yàn)證。典型的DSP系統(tǒng)設(shè)計(jì)流程如下：

（１） 用數(shù)學(xué)語言描述算法。

（２） 設(shè)計(jì)環(huán)境中使用雙精度數(shù)實(shí)現(xiàn)算法。

（３） 將雙精度運(yùn)算變?yōu)槎c(diǎn)運(yùn)算。

（４） 將設(shè)計(jì)轉(zhuǎn)換為有效的硬件實(shí)現(xiàn)。

    使用System Generator for DSP可以簡化這一過程。設(shè)計(jì)人員先在matlab中對系統(tǒng)進(jìn)行建模和算法驗(yàn)證，經(jīng)過仿真后便可以直接將系統(tǒng)映射為基于ＦＰＧＡ的底層硬件實(shí)現(xiàn)方案�？捎胹imulink提供的圖形化環(huán)境對系統(tǒng)進(jìn)行建模。System Generator for  DSP包括被稱為xukub xilinx blockset的simulink庫和模型到硬件實(shí)現(xiàn)的轉(zhuǎn)換軟件，可以將simulink中定義的系統(tǒng)參數(shù)映射為硬件實(shí)現(xiàn)中的實(shí)體、結(jié)構(gòu)、端口、信號和屬性。另外，System Generator可自動生成FPGA綜合、仿真和實(shí)現(xiàn)工具所需的命令文件，因此用戶可以在圖形化環(huán)境中完成系統(tǒng)模型的硬件開發(fā)。圖１為使用System Generator for  DSP設(shè)計(jì)系統(tǒng)的流程圖。

    在Ｍａｔｌａｂ中，我們可以通過Ｓｉｍｕｌｉｎｋ的庫瀏覽器使用Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ庫中的模塊，Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅ