摘 要：本文介紹了幾種集成電路物工藝中高精度電阻和電容的制作方法。

關(guān)鍵詞：摻雜；擴(kuò)散；注入；濺射

1 前言

在集成電路的工藝中，為了提高器件性能，提高集成度，電阻和電容也集成在器件之中。隨著線寬不斷縮小，對(duì)電阻和電容的精度要求也越來越高。本篇介紹了幾種制作高精度電阻和電容的制作工藝。

2 高精度電阻的制作

2．1 摻雜法

集成電路中用摻雜法制作電阻,一般采用擴(kuò)散電阻法和離子注入法。

2．1．1 擴(kuò)散電阻法

擴(kuò)散電阻法工藝簡(jiǎn)單，但精度較低，寄生效應(yīng)大，面積較大。擴(kuò)散電阻法常用于雙極電路的制作，一般有基區(qū)擴(kuò)散電阻、發(fā)射區(qū)擴(kuò)散電阻、基區(qū)溝道電阻、外延層電阻和隱埋層電阻。擴(kuò)散電阻常和工藝中的擴(kuò)散工藝同時(shí)制作，精度ΔR／R可控制在+／-20％以內(nèi)，電阻溫度系數(shù)一般在2000ppm／℃左右，對(duì)于長(zhǎng)方形的擴(kuò)散電阻，其阻值的計(jì)算公式為：R=Rs×L/W，Rs為方塊電阻，L和W為長(zhǎng)和寬。

2．1．2 離子注入法

離子注入法的優(yōu)點(diǎn)在于有很好的均勻性和重復(fù)性，精度較高，電阻率范圍可高可低：50Ω-50kΩ，電阻的溫度系數(shù)較小。離子注入的方塊電阻和注入劑量成反比，有較好的線性關(guān)系，通過控制注人劑量可控制電阻大小。離子注入法制作電阻又可分為單晶注入和多晶注入。

(1)單晶注入法

單晶注入法的注入?yún)^(qū)域?yàn)楣枰r底，注入雜質(zhì)可為B、BF2和P，注入后有一步退火用以激活注入雜質(zhì)。單晶注入的注入劑量和方塊電阻的關(guān)系如圖1所示。單晶離子注入法制作電阻的一般流程為：熱氧SiO2生長(zhǎng)→光刻電阻區(qū)→腐蝕SiO2斗→離子注入→去膠→退火→光刻SiO2開接觸孔→濺鋁。離子注入的總電阻包括本體電阻、接觸區(qū)電阻和邊緣雜散電阻。對(duì)于長(zhǎng)方形的離子注人電阻，其阻值仍可用R=Rs×L/W的公式計(jì)算。

2)多晶硅注入電阻

如果僅用摻雜硅襯底作電阻，會(huì)給設(shè)計(jì)和布線帶來困難。由于多晶硅已廣泛使用，摻雜多晶硅不僅可用于MOS管的柵極，而且可制作電阻，這給工藝帶來更大的靈活性和可變性。

(3)多晶硅注入電阻的特點(diǎn)

多晶層一般由LPCVD淀積形成。當(dāng)晶體的淀積溫度低于60℃時(shí)，呈現(xiàn)無(wú)定形硅膜，而高于600℃淀積則是良好的多晶硅，它們的轉(zhuǎn)化溫度約在600℃左右。

多晶摻雜可采用雜質(zhì)源爐管擴(kuò)散和離子注入，由于爐管摻雜時(shí)橫向擴(kuò)散較大，故制作電阻尤其是高精度電阻時(shí)常用離子注入法。由于多晶硅存在晶粒間界，晶粒間界處存在勢(shì)壘，這種勢(shì)壘對(duì)載流子起陷阱作用，使多晶硅和單晶硅在電學(xué)特性上有較大的差別，同等摻雜水平下，多晶硅薄膜中的載流子濃度和遷移率小于單晶硅薄膜中的載流子濃度和遷移率，多晶硅電阻高于同等摻雜濃度的體硅電阻。同時(shí)，由于雜質(zhì)在晶粒間界的快擴(kuò)散，導(dǎo)致了雜質(zhì)在多晶中的增強(qiáng)擴(kuò)散。雜質(zhì)在多晶硅中的擴(kuò)散深度大于在單晶硅中的擴(kuò)散深度。影響注入多晶硅電阻率的主要因素有：多晶層厚度，摻雜劑量，退火條件等。

多晶硅薄膜離子注入的退火特性和單晶硅有所不同，主要有以下幾個(gè)方面：

①多晶硅離子注入射程分布與單晶硅相類同，可以用高斯分布描述；

②退火溫度在室溫到500℃范圍內(nèi)，B、P注人多晶硅有第一個(gè)反退火階段，即薄層電阻隨退火溫度的升高而增加。這是因?yàn)殡x子注入損傷可使多晶硅電阻率降低幾個(gè)數(shù)量級(jí)，隨著退火溫度從室溫往上增加，輻照損傷減少，從而使電阻率逐步回升，到500℃，大部分輻照損傷被退火掉，因此薄層電阻回到離子注入前的數(shù)值；

③在500-800℃退火溫度范圍內(nèi)，離子注入多晶硅薄層電阻隨退火溫度而陡峭下降，這是因?yàn)殡x子注入多晶硅發(fā)生再結(jié)晶，摻雜元素被激活而形成施主或受主；

④退火溫度在800-1000℃，有第二個(gè)反退火階段，B、P注入劑量直到1E15cm-2，As注入劑量直到2E15cm-2，都存在第二個(gè)反退火階段；

⑤在退火溫度超過1000℃時(shí)，薄層電阻的再度降低，原因是高溫退火使多晶硅晶粒增大，激活載流子增加，界面陷阱俘獲載流子數(shù)目和晶粒間界雜質(zhì)分凝減小及遷移率增大。

高摻雜時(shí)多晶硅膜的電阻率有以下特點(diǎn)：

①當(dāng)摻雜濃度低于1E20cm-3時(shí)，摻B多晶硅的電阻率比摻P和摻As多晶硅的電阻率低；②當(dāng)摻雜濃度大于3E20cm-3(B、As)和7E20cm-3(P)，多晶硅電阻率趨向于飽和，摻P、As、B多晶硅膜的最低電阻率分別是4E-4，2E-3，2E-3(Ω．cm)；③高摻雜時(shí)的電阻率與退火時(shí)間無(wú)關(guān)，退火溫度不同將影響電阻率，對(duì)于P，退火溫度高于900吧以后，即使晶粒仍在繼續(xù)增加也將不再影響多晶硅膜的電阻率；④高摻雜時(shí)P、As、B在多晶硅中的激活載流子濃度與在單晶硅中沒有差別；⑤摻P多晶硅的電阻率比同一摻雜水平的摻As、B多晶硅樣品的電阻率低。

2．1．3 工藝實(shí)驗(yàn)

P多晶注入電阻：

工藝流程：多晶淀積350nm(使用ASM公司LPCVD，淀積溫度為620℃，工藝壓力133．322Pa×0