在系統(tǒng)級芯片中嵌入存儲器可以提高系統(tǒng)速度、降低功耗以及縮小整體面積，然而在帶來性能提升的同時芯片的生產(chǎn)將面臨可制造性、成本和面市時間等問題。本文以東芝公司的實際應(yīng)用情況為例，分析了在嵌入SRAM和DRAM存儲器時如何克服這些問題，并介紹了當(dāng)前的技術(shù)應(yīng)用現(xiàn)狀。

    在系統(tǒng)級芯片(SoC)中嵌入大存儲器模塊所帶來的性能提升是不容置疑的，但必須解決成本、面市時間和設(shè)計風(fēng)險等問題，存儲器結(jié)構(gòu)對各代工藝的高度可制造性和可伸縮性解決了嵌入式存儲器的這三個主要問題。SRAM和基于嵌入式溝道(embedded-trench)的DRAM能夠很好地滿足這些要求，SRAM適用于高速應(yīng)用，DRAM則能滿足大容量要求。  

    可制造性分析

    由于可制造性很難預(yù)先得到驗證，因此新的嵌入式存儲器技術(shù)存在不少問題，其中包括產(chǎn)品的良品率問題。通常僅做少量的測試芯片并不能解決這樣的問題，甚至即使實際產(chǎn)品也不能驗證所用工藝能夠確保下一顆芯片具有高的良品率。

    由于現(xiàn)在的SoC制造設(shè)備非常昂貴，而產(chǎn)品上市時間要求緊迫，因此從工藝的第一次引進到高良品率的生產(chǎn)制造的時間必須很短。隨著工藝變得越來越復(fù)雜，真正達到量產(chǎn)水平的時間也在不斷增加。由于采用增量式模塊化方法提高良品率，我們發(fā)現(xiàn)利用新一代技術(shù)可以縮短達到成功量產(chǎn)的時間。例如，0.18微米工藝的量產(chǎn)時間和初始缺陷密度(D0)幾乎是0.35微米工藝的一半。如果工廠希望繼續(xù)向更復(fù)雜的SoC用嵌入式工藝發(fā)展時，這種持續(xù)的生產(chǎn)改進是非常必要。

    半導(dǎo)體公司還需要開發(fā)合適的模塊化工藝步驟。在東芝公司的模塊化嵌入式DRAM工藝中，創(chuàng)建CMOS邏輯門所需的工藝步驟是制造混合信號電路所需步驟的子集，而制造混合信號電路所需的步驟又是制造完全嵌入式DRAM芯片所需步驟的子集。如果不需要DRAM，不增加那些額外步驟即可。DRAM步驟是整個工藝流程的一部分，當(dāng)包含這一步驟時不會對可制造性有任何影響。

    在創(chuàng)建這樣一個工藝時，不要在已有的邏輯工藝上重新修改存儲器結(jié)構(gòu)，而要將它作為一個整體進行創(chuàng)建。一些較早的嵌入DRAM嘗試就是由于采用這種方法而出現(xiàn)問題。那時，DRAM和邏輯工藝的密度和性能優(yōu)化是單獨進行的，相互之間不兼容。值得注意的是，大多數(shù)常見的DRAM中使用的堆疊式電容結(jié)構(gòu)在制造時需要對邏輯結(jié)構(gòu)產(chǎn)生過應(yīng)力(over-stress)的高溫。因此，邏輯兼容性更強的嵌入式溝道DRAM被證明是用于混合嵌入式DRAM的最佳選擇。

    即使SRAM采用的硅數(shù)量比DRAM多得多，SRAM的可制造性仍很高。主要有以下三個原因：首先是由于對SRAM技術(shù)已經(jīng)完全了解，因此能實現(xiàn)非常高的良品率；其次，SRAM不需要DRAM所需的電容，因此制造步驟相對比較少；第三，由于可以增加便于工藝后補救的冗余SRAM單元，提高了大型SRAM模塊的良品率。冗余SRAM單元設(shè)計需要在減少SRAM內(nèi)核尺寸和為了便于補救而增加面積之間取得折衷，正確的折衷可以提高可制造性。東芝公司利用500kb的冗余模塊獲得了不錯的SRAM良品率。

    DRAM使用的硅片面積要比SRAM少得多，因此當(dāng)需要大容量存儲器時DRAM的裸片尺寸就能做得很小。DRAM所需的電容要求額外的工藝步驟，而額外步驟所增加的成本已變得越來越微不足道了。目前，一個有11層金屬層的SoC需要20個掩模來實現(xiàn)互連，而幾年前3到4層金屬互連層所需的掩模很少。因此，目前嵌入式DRAM的額外步驟只占總掩模數(shù)的很少一部分。

    成本影響

    額外步驟的實際成本與它們是否影響邏輯晶體管的制造和性能有很大的關(guān)系。由于深溝道電容是在邏輯晶體管之前完成的，因此基于嵌入式溝道的DRAM對晶體管影響很小。相反，堆疊式電容DRAM結(jié)構(gòu)的建立步驟必須發(fā)生在邏輯制作之后。由于高溫的影響，很難控制邏輯晶體管的性能。因此，堆棧式電容DRAM會削弱SoC邏輯的可制造性。

    由簡單的金屬結(jié)構(gòu)組成的特殊用途OTP ROM也是一種具有高度可制造性的產(chǎn)品，金屬結(jié)構(gòu)由標準互連金屬構(gòu)建。這種ROM的結(jié)構(gòu)內(nèi)包含了編程每個ROM單元的熔絲，而且不會增加額外的工藝。東芝公司以預(yù)設(shè)計模塊的形式提供1,016位OTP ROM，該模塊包含移位寄存器和用來路由熔斷熔絲所需電壓的控制邏輯。標準熔絲熔斷型測試器在晶圓檢測中執(zhí)行這一編程。OTP ROM非常適用于那些專門應(yīng)用，如在SoC中插入唯一的芯片識別號。

    當(dāng)前的半導(dǎo)體技術(shù)可以根據(jù)各種工藝來調(diào)整，可制造性越來越高。例如，當(dāng)東芝的16Mb嵌入式SRAM所用工藝從180nm到130nm再到90nm時，其尺寸會分別縮小50.1%和51.7%，其尺寸變化接近線性規(guī)律。同樣規(guī)模的嵌入式DRAM的尺寸變化比線性還要