摘要：探討了高速數(shù)據(jù)采集系統(tǒng)中高速采樣緩存的重要性和實(shí)現(xiàn)途徑，闡述了基于ADSP-21065L的并行多通道數(shù)據(jù)采集板上高速采樣緩存的設(shè)計(jì)與電路結(jié)構(gòu)，給出了采用FPGA實(shí)現(xiàn)通道復(fù)用和采樣數(shù)據(jù)預(yù)處理，從而構(gòu)造16MB的SDRAM海量緩存以將高速緩存中的多批次采樣數(shù)據(jù)經(jīng)AD-21065L倒入SDRAM存儲的實(shí)現(xiàn)方法。

    關(guān)鍵詞：高速數(shù)據(jù)采集；高速緩存；海量緩存；DSP；FPGA

    １  引言

    高速數(shù)據(jù)采集系統(tǒng)目前已在雷達(dá)、聲納、軟件無線電、瞬態(tài)信號測試等領(lǐng)域得到廣泛應(yīng)用。它的關(guān)鍵技術(shù)是高速ＡＤＣ技術(shù)、數(shù)據(jù)存儲與傳輸技術(shù)和抗干擾技術(shù)。本文在分析了高速多通道數(shù)據(jù)采集系統(tǒng)中存儲子系統(tǒng)的性能要求和設(shè)計(jì)方案的基礎(chǔ)上，提出了高速緩存和海量緩存方案，并將該方案成功地應(yīng)用于ＤＳＰ多通道超聲信號采集與處理系統(tǒng)中。

    對高速多通道采樣數(shù)據(jù)存儲的性能要求：一是高速性，現(xiàn)在高速數(shù)據(jù)采集中所用的ＡＤＣ已達(dá)到幾十甚至幾百ＭＳＰＳ的水平，這就要求采樣數(shù)據(jù)存儲器的速度也要與之匹配，也就是采用高速緩存；二是大容量，其原因是多通道高速數(shù)據(jù)采集會產(chǎn)生巨大的數(shù)據(jù)流。一個(gè)４通道４０ＭＨｚ采樣率１６位精度數(shù)據(jù)采集板并行采樣０．１ｓ將產(chǎn)生３２ＭＢ的數(shù)據(jù)量，所以，通常需要海量緩存來存儲采樣數(shù)據(jù)。

              
    ２  高速緩存的實(shí)現(xiàn)

    通常構(gòu)成高速緩存的方案有三種：

    第一種是ＦＩＦＯ（先進(jìn)先出）方式。ＦＩＦＯ存儲器就象數(shù)據(jù)管道一樣，數(shù)據(jù)從管道的一頭流入、從另一頭流出，先進(jìn)入的數(shù)據(jù)先流出。ＦＩＦＯ具有兩套數(shù)據(jù)線而無地址線，可在其一端寫操作而在另一端讀操作，數(shù)據(jù)在其中順序移動(dòng)，因而能夠達(dá)到很高的傳輸速度和效率，且由于省去了地址線而有利于ＰＣＢ板布線。缺點(diǎn)是只能順序讀寫數(shù)據(jù)，因而顯得比較呆板，而且大容量的高速ＦＩＦＯ非常昂貴；

    第二種是雙口ＲＡＭ方式。雙口ＲＡＭ具有兩套獨(dú)立的數(shù)據(jù)、地址和控制總線，因而可從兩個(gè)端口同時(shí)讀寫而互不干擾，并可將采樣數(shù)據(jù)從一個(gè)端口寫入而由ＤＳＰ從另一個(gè)端口讀出。雙口ＲＡＭ也能達(dá)到很高的傳輸速度，并且具有隨機(jī)存取的優(yōu)點(diǎn)，缺點(diǎn)是大容量的高速雙口ＲＡＭ很難得且價(jià)格昂貴；

    第三種是高速ＳＲＡＭ切換方式。高速ＳＲＡＭ只有一套數(shù)據(jù)、地址和控制總線，可通過三態(tài)緩沖門分別接到Ａ／Ｄ轉(zhuǎn)換器和ＤＳＰ上。當(dāng)Ａ／Ｄ采樣時(shí)，ＳＲＡＭ由三態(tài)門切換到Ａ／Ｄ轉(zhuǎn)換器一側(cè)，以使采樣數(shù)據(jù)寫入其中。當(dāng)Ａ／Ｄ采樣結(jié)束后，ＳＲＡＭ再由三態(tài)門切換到ＤＳＰ一側(cè)以便ＤＳＰ進(jìn)行讀寫。這種方式的優(yōu)點(diǎn)是ＳＲＡＭ可隨機(jī)存取，同時(shí)較大容量的高速ＳＲＡＭ容易得到且價(jià)格適中，缺點(diǎn)是切換控制電路比較復(fù)雜，且只能由Ａ／Ｄ轉(zhuǎn)換器和ＤＳＰ分時(shí)讀寫。

    綜合考慮以上三種高速緩存方案的性能、價(jià)格和實(shí)現(xiàn)方便性后，筆者選用第三種方案（即高速ＳＲＡＭ切換方式）來構(gòu)成Ａ／Ｄ采樣高速緩存。系統(tǒng)的采樣與存儲部分的原理框圖如圖１所示。
                    
    圖１中，ＳＲＡＭ選用ＩＳ６１ＬＶ２５６１６－１０Ｔ，容量為２５６ｋ×１６ｂｉｔ，訪問速度為１０ｎｓ，使用兩片即可構(gòu)成２５６ｋ×３２ｂｉｔ的高速緩存。當(dāng)一輪采樣開始時(shí)，ＤＳＰ發(fā)出觸發(fā)信號給ＣＰＬＤ，后者對５０ＭＨｚ晶振時(shí)鐘二分頻后得到２５ＭＨｚ采樣時(shí)鐘提供給４路Ａ／Ｄ轉(zhuǎn)換器ＡＤ９２２５，同時(shí)對４路超聲信號進(jìn)行２５ＭＨｚ、１２ｂｉｔ的Ａ／Ｄ轉(zhuǎn)換。轉(zhuǎn)換結(jié)果分成兩個(gè)完全一樣的數(shù)據(jù)通道進(jìn)行處理，每個(gè)數(shù)據(jù)通道處理兩路Ａ／Ｄ轉(zhuǎn)換結(jié)果，每個(gè)數(shù)據(jù)通道包含一片ＦＰＧＡ（現(xiàn)場可編程門陣列）、一片ＳＲＡＭ及其后的數(shù)據(jù)三態(tài)門等電路。ＦＰＧＡ可接收兩路Ａ／Ｄ轉(zhuǎn)換結(jié)果并在其內(nèi)部進(jìn)行復(fù)用，以將其變成一路５０ＭＨｚ、１２ｂｉｔ的數(shù)據(jù)流送入ＩＳ６１ＬＶ２５６１６緩存。ＦＰＧＡ完成數(shù)據(jù)通道復(fù)用的原理如圖２所示。

    ＦＰＧＡ選用ＥＰ１Ｋ５０，它的邏輯門數(shù)為５萬門，內(nèi)含１０個(gè)ＥＡＢ（嵌入陣列塊）。每個(gè)ＥＡＢ實(shí)際上是４ｋｂｉｔ的ＲＡＭ，可以用來構(gòu)造ＦＩＦＯ、雙口ＲＡＭ等。本系統(tǒng)應(yīng)用兩塊ＥＡＢ構(gòu)成了兩個(gè)２５６×１６ｂｉｔ的ＦＩＦＯ，因而可將兩路Ａ／Ｄ轉(zhuǎn)換結(jié)果分別送