引言：在FPGA封裝模型中對SSN噪聲有貢獻(xiàn)的因素包括PDN和I/O網(wǎng)絡(luò)，作者驗證了封裝模型在SSN仿真以及實現(xiàn)測試數(shù)據(jù)的相關(guān)性，并通過采用封裝PDN模型，分析了封裝內(nèi)和片上去耦合電容對噪聲消減的有效性。

圖1：在FPGA封裝中的同步開關(guān)噪聲。

圖2：SSN的實際情況(在這里產(chǎn)生了地彈)。

圖3：仿真設(shè)置示意圖。

圖4：對地和帶負(fù)載的開關(guān)I/O的仿真SSN。

圖5：不同片上去耦電容實現(xiàn)的頻域PDN情況。

圖6：開關(guān)I/O和不同封裝內(nèi)去耦電容實現(xiàn)的PDN中產(chǎn)生的相對的電源-地噪聲。

圖7：采用不同硅片上去耦合電容實現(xiàn)的頻域PDN情形。

圖8：開關(guān)I/O與采用不同片上去耦電容在PDN中產(chǎn)生的電源-地噪聲。

圖9：片上去藕電容值與噪聲消減的關(guān)系。

圖10：a. 頻域PDN情況。

表1：10個、20個、40個驅(qū)動器在仿真環(huán)境中的測試比較。

表2：列出了峰峰噪聲值。
互補金屬氧化物半導(dǎo)體(CMOS)技術(shù)的發(fā)展使電路密度迅速增加，器件的開關(guān)速度更快，以及更高的輸入和輸出密度。這些趨勢使得電路設(shè)計具有在高時鐘頻率下的大量同步開關(guān)活動，其結(jié)果是增加了同步開關(guān)噪聲(SSN)，這是電源分布網(wǎng)絡(luò)(PDN)中delta-I噪聲、返回電流共享I/O網(wǎng)絡(luò)中的共同路徑、發(fā)射噪聲和耦合噪聲的組合影響。除了增加噪聲外，信號電平和電源電壓可能繼續(xù)降低。如果不進(jìn)行控制，SSN可能導(dǎo)致邏輯電路錯誤地切換狀態(tài)或者導(dǎo)致電路延時增加。
因為返回電流產(chǎn)生的I/O噪聲可能對電源網(wǎng)絡(luò)完整性具有直接的影響，特別是對于那些將包含大量I/O作為其市場競爭特色的現(xiàn)場可編程邏輯陣列(FPGA)來說尤其如此。設(shè)計在電源和地結(jié)構(gòu)上產(chǎn)生很低噪聲的CMOS FPGA封裝，并且有大量的同步開關(guān)I/O來說，確保優(yōu)化的系統(tǒng)性能和成本就更具挑戰(zhàn)性。為實現(xiàn)這個目標(biāo)，必須深刻理解降低電源地噪聲的機(jī)制。
封裝設(shè)計上的SSN處理
PDN電感和I/O返回路徑環(huán)路電感是增加SSN的兩個主要的原因。如圖1所示, Lpwr、Lgnd和Cpkg組成了簡化的PDN網(wǎng)絡(luò)。信號I/O印制線由特征電感Lsig和電容Csig組成，在每個網(wǎng)絡(luò)之間存在不同等級的感性和容性耦合。一般認(rèn)為，電感是電流流過的一個關(guān)聯(lián)環(huán)路結(jié)構(gòu)。因此，SSN的最好描述為在高密度的封裝內(nèi)相互耦合的內(nèi)部電流環(huán)。
當(dāng)信號從低電壓狀態(tài)切換到高電壓狀態(tài)時，一個上拉器件開啟而下拉器件關(guān)斷，電流開始從VCCIO流出。形成的圖中紅色電流環(huán)是從電源為裸片提供的電荷。由于電感與電源電壓相關(guān)，電荷因為電流阻塞不能馬上達(dá)到器件。在VCCIO上產(chǎn)生壓降，這個壓降由關(guān)系式V=Lpwr×di/dt主導(dǎo)。當(dāng)信號從高切換到低時，上拉器件關(guān)斷，下拉器件開啟。VSSIO吸收IO上的電流，形成圖中的綠色環(huán)路。采用相同的Lgnd×di/dt規(guī)則，導(dǎo)致地電壓上升，或者叫地彈。電源電壓和地電壓的變化通常都稱為開關(guān)噪聲。
應(yīng)該注意的是，CMOS器件用在電源和地網(wǎng)絡(luò)中的時間并不一樣。理想情況下，當(dāng)信號升高到門限電壓以上時，上端的器件馬上開啟，下端的器件同時關(guān)斷。實際的情況存在一段兩個器件都為開啟的很短過渡時期，在這期間，在VCCIO和VSSIO之間直接形成一個低阻抗的路徑。其結(jié)果，浪涌電流流過兩個器件，流經(jīng)黃色的環(huán)路。在輸入信號變換的每個(上升或下降)沿，浪涌電流直接在電源和地環(huán)路上產(chǎn)生壓降和地彈，與I/O網(wǎng)絡(luò)無關(guān)。
每個環(huán)路中電感的大小與他們的環(huán)路結(jié)構(gòu)相關(guān)，這個環(huán)路結(jié)構(gòu)環(huán)繞因電流流過環(huán)路產(chǎn)生的磁場。大的環(huán)路將產(chǎn)生高的環(huán)路電感，因此環(huán)的結(jié)構(gòu)必須認(rèn)真地設(shè)計。電源和地的布置必須盡量相互靠近，以降低環(huán)路電感。對于I/O地環(huán)路，I/O印制線通常通過平衡電感和I/O到地電容(Sqrt(L/C))來設(shè)計成具有50歐姆的特征阻抗。這樣一來，I/O印制線不能隨意地放到與地接近。然而，環(huán)路的任何增加，例如地的剪切，都將不僅導(dǎo)致阻抗的不連續(xù)，還會增加環(huán)路電感，這些都會增加SSN噪聲。
圖2顯示了地彈的測試實例。紅色線是開關(guān)I/O之一，紫色線代表VSSIO。在VSSIO線上，你可以清晰地看到在信號的下降沿(高到低的轉(zhuǎn)換)，地彈直線上升。
這一節(jié)簡要地介紹了增加電源地網(wǎng)絡(luò)開關(guān)噪聲的機(jī)制。對于低電感電源和地平面，首選