可靠的電源分析和驗(yàn)證方法已經(jīng)成為SoC成功設(shè)計(jì)的一個(gè)關(guān)鍵因素。本文分析了SoC的電源設(shè)計(jì)中IR壓降、電遷移等問題的產(chǎn)生原因，并基于VoltageStorm電源驗(yàn)證流程介紹了分析驗(yàn)證方法。

當(dāng)前的SoC設(shè)計(jì)日益復(fù)雜和龐大，在0.13um工藝下，一個(gè)SoC可能有高達(dá)上千萬的邏輯門，集成多個(gè)數(shù)字或模擬模塊,芯片面積達(dá)到15mm×15mm。這樣的SoC對(duì)其內(nèi)部的電源設(shè)計(jì)提出了新的要求，由于電源設(shè)計(jì)的不善而導(dǎo)致整個(gè)芯片設(shè)計(jì)失效的問題更加突出。據(jù)不完全統(tǒng)計(jì)，在0.18um和更精細(xì)的工藝下，有79%的集成電路設(shè)計(jì)會(huì)遇到電源設(shè)計(jì)問題，高達(dá)54%的設(shè)計(jì)會(huì)因此而失敗。電源設(shè)計(jì)已經(jīng)成為SoC設(shè)計(jì)成功與否的關(guān)鍵因素之一。

SoC中的電源設(shè)計(jì)與分析

工程設(shè)計(jì)中，在SoC模塊的布局階段完成整個(gè)芯片的電源布局，然后根據(jù)后續(xù)的分析驗(yàn)證結(jié)果并加以修正。首先，根據(jù)SoC芯片的面積和功耗要求，確定所需的電源PAD的數(shù)量；然后，在選定的電源層上設(shè)計(jì)電源網(wǎng)絡(luò)，最終形成一個(gè)上下兩層縱橫交錯(cuò)的網(wǎng)格結(jié)構(gòu)，我們稱之為電源網(wǎng)格(power-grid)。

在0.25um工藝以前，一般都將芯片上的電源網(wǎng)格(包括電源信號(hào)和地信號(hào))當(dāng)作理想網(wǎng)絡(luò)對(duì)待。實(shí)際上，這種假設(shè)在工程設(shè)計(jì)上是不存在的，尤其當(dāng)集成電路工藝演進(jìn)到0.18um及以下的超深亞微米時(shí)，包括電源網(wǎng)絡(luò)在內(nèi)的所有互連線的阻抗特性非常明顯。由于電源網(wǎng)絡(luò)互連線的電阻、電容、電感的存在，導(dǎo)致了電源網(wǎng)絡(luò)上的電壓波動(dòng)，電壓值將不再是穩(wěn)定不變的單一值了，這就是本文要討論的電源電壓降(IR-drop)和地電壓上升或稱為反彈(ground-bounce)。(為簡(jiǎn)單起見，以下的“電源”包括電源信號(hào)VDD和地信號(hào)VSS；“IR壓降”包括VDD上的電壓降和VSS上的電壓反彈)。

除了電壓波動(dòng)，電源網(wǎng)絡(luò)連線上所能承受的電流能力也是電源設(shè)計(jì)中必須考慮的問題。對(duì)于作為互連線的金屬層來說，在一定的制造工藝下，在它上面所能允許流過的最大電流是有一定的限度的，否則過大的電流將會(huì)導(dǎo)致金屬連線在一段時(shí)間的大電流流過之后熔斷，導(dǎo)致芯片失效。這種現(xiàn)象稱之為電遷移(EM)。

IR壓降分析

IR壓降是指出現(xiàn)在集成電路中電源和地網(wǎng)絡(luò)上電壓下降或升高的一種現(xiàn)象。隨著半導(dǎo)體工藝的演進(jìn)，金屬互連線的寬度越來越窄，導(dǎo)致它的電阻值上升，所以在整個(gè)芯片范圍內(nèi)將存在一定的IR壓降。IR壓降的大小決定于從電源PAD到所計(jì)算的邏輯門單元之間的等效電阻的大小，如圖2所示。

當(dāng)有開關(guān)動(dòng)作時(shí)，假設(shè)邏輯門單元G4的電源PAD處的電壓為VDD，G4所消耗的電流為I4安培，而其它邏輯門單元的電流都為0,電流I4通過電源網(wǎng)格從外部電源流向G4。那么邏輯門單元G4處的VDD上的IR壓降為：

邏輯門單元G2的 VDD上的IR壓降為：
因此，SoC設(shè)計(jì)中的每一個(gè)邏輯門單元的電流都會(huì)對(duì)設(shè)計(jì)中的其它邏輯門單元造成不同程度的IR壓降。如果連接到金屬連線上的邏輯門單元同時(shí)有翻轉(zhuǎn)動(dòng)作，那么因此而導(dǎo)致的IR壓降將會(huì)很大。然而，設(shè)計(jì)中的某些部分的同時(shí)翻轉(zhuǎn)又是非常重要的，例如時(shí)鐘網(wǎng)絡(luò)和它所驅(qū)動(dòng)的寄存器，在一個(gè)同步設(shè)計(jì)中它們必須同時(shí)翻轉(zhuǎn)。因此，一定程度的IR壓降是不可避免的。

IR壓降可能是局部或全局性的。當(dāng)相鄰位置一定數(shù)量的邏輯門單元同時(shí)有邏輯翻轉(zhuǎn)動(dòng)作時(shí)，就引起局部IR壓降現(xiàn)象，而電源網(wǎng)格某一特定部分的電阻值特別高時(shí)，例如R14遠(yuǎn)遠(yuǎn)超出預(yù)計(jì)時(shí)，也會(huì)導(dǎo)致局部IR壓降；當(dāng)芯片某一區(qū)域內(nèi)的邏輯動(dòng)作導(dǎo)致其它區(qū)域的IR壓降時(shí)，稱之為全局現(xiàn)象。

IR壓降問題的表現(xiàn)常常類似一些時(shí)序甚至可能是信號(hào)的完整性問題。如果芯片的全局IR壓降過高，則邏輯門就有功能故障，使芯片徹底失效，盡管邏輯仿真顯示設(shè)計(jì)是正確的。而局部IR壓降比較敏感，它只在一些特定的條件下才可能發(fā)生，例如所有的總線數(shù)據(jù)同步進(jìn)行翻轉(zhuǎn)，因此芯片會(huì)間歇性的表現(xiàn)出一些功能故障。而IR壓降比較普遍的影響就是降低了芯片的速度。試驗(yàn)表明，邏輯門單元上5%的IR壓降將使正常的門速度降低15%。

電遷移問題

金屬電遷移問題用來表示導(dǎo)致芯片上金屬互連線斷裂、熔化等的一些失效原因。當(dāng)電子流過金屬線時(shí)，將同金屬線的原子發(fā)生碰撞，碰撞導(dǎo)致金屬的電阻增大，并且會(huì)發(fā)熱。在一定時(shí)間內(nèi)如果有大量的電子同金屬原子發(fā)生碰撞，金屬原子就會(huì)沿著電子的方向進(jìn)行流動(dòng)。這將會(huì)導(dǎo)致兩個(gè)問題：第一，移動(dòng)后的原子將在金屬上留下一個(gè)空位，如果大量的原子被移動(dòng)，則連線斷開；第二，被移動(dòng)的原子必須停在某一個(gè)地方，如果這些原子停在某個(gè)地方使別的金屬連線短路，則芯片的邏輯功能就被改變，從而發(fā)生錯(cuò)誤。

電遷移是一個(gè)長時(shí)間的損耗現(xiàn)象，常常表現(xiàn)出經(jīng)過一段時(shí)間后芯片有時(shí)序或功能性錯(cuò)誤。如果芯片中某一根連線是唯一的，那么當(dāng)發(fā)生