摘要：ADC10065是NS（National Semiconductor）公司推出的一款高速低功耗A／D轉(zhuǎn)換器，它的轉(zhuǎn)換速率可達(dá)65MSPS，標(biāo)稱功耗僅為68.4mW，且保證不失碼。文中介紹了該芯片的主要參數(shù)、工作原理和引腳功能，給出了ADC10065的簡單應(yīng)用電路。

     關(guān)鍵詞：ADC10065；ADC；差分輸入；圖像采集

　�。薄。粒模茫保埃埃叮档闹饕攸c(diǎn)

ＡＤＣ１００６５是美國國家半導(dǎo)體公司推出的一款低功耗、單電源供電的ＣＭＯＳ 模數(shù)轉(zhuǎn)換器。該芯片在３Ｖ單電源供電時(shí)，能以６５ＭＳＰＳ的采樣速率將模擬信號(hào)轉(zhuǎn)為精確的１０ 位數(shù)字信號(hào)，而功耗僅為６８．４ｍＷ，其備用模式時(shí)的功耗僅為１４．１ｍＷ。ＡＤＣ１００６５片內(nèi)采用具有數(shù)據(jù)糾錯(cuò)功能的差分總線結(jié)構(gòu)。因而可在最小的功耗條件下提供極優(yōu)秀的動(dòng)態(tài)性能。該器件可廣泛應(yīng)用于超聲波和圖像采集、蜂窩基站／通信接收機(jī)、聲納／雷達(dá)、ｘＤＳＬ、無線局域網(wǎng)、數(shù)據(jù)采集系統(tǒng)以及ＤＳＰ 前端。

     ＡＤＣ１００６５的主要特性如下：

●３Ｖ單電源供電；

●滿標(biāo)度輸入擺幅可在２．０ Ｖｐ－ｐ,１．５ Ｖｐ－ｐ,０或 １．０ Ｖｐ－ｐ四種輸入信號(hào)中選擇；

●具有４００ＭＨｚ－３ｄＢ的輸入頻寬；

●具有靜態(tài)工作模式；

●帶有片內(nèi)基準(zhǔn)源和采樣保持放大電路；

●具有二進(jìn)制補(bǔ)碼數(shù)據(jù)格式輸出；

●可調(diào)整的輸出驅(qū)動(dòng)適合２．５Ｖ和３．３Ｖ系列的邏輯器件接口。

下面是ＡＤＣ１００６５的主要參數(shù)：

●分辨率：１０Ｂｉｔｓ；

●轉(zhuǎn)換速率：６５ＭＳＰＳ；

●ＦＰＢＷ（全功率帶寬）：４００ＭＨｚ

●ＤＮＬ（差分非線性）：±０．３ ＬＳＢ；

●ＳＮＲ(信噪比ｆＩＮ＝３２ＭＨｚ) ：５９．３ｄＢ ；

●ＳＦＤＲ(無差錯(cuò)動(dòng)態(tài)范圍ｆＩＮ＝３２ＭＨｚ時(shí))：－８０ｄＢ；

●數(shù)據(jù)延遲：６個(gè)時(shí)鐘周期；

●參考電壓：＋３．０Ｖ；

●６５ＭＨｚ時(shí)的功耗為：６８．４ｍＷ。
                  

      ２　引腳功能

圖１為ＡＤＣ１００６５的引腳排列，該器件采用２８腳ＴＳＳＯＰ封裝，各引腳的基本功能如下（括號(hào)中為引腳號(hào)）：

ＶＩＮ－，ＶＩＮ＋（１２，１３）：模擬信號(hào)輸入端。在１．２Ｖ參考電壓下，滿標(biāo)度輸入擺幅為１．０Ｖｐ－ｐ。單端操作時(shí)，ＶＩＮ＋可與ＶＣＯＭ連接。

ＶＲＥＦ（６）：參考電壓（１．５Ｖ）引腳,使用時(shí)應(yīng)通過一個(gè)１μＦ的旁路電容連接到ＶＳＳＡ。

ＶＲＥＦＴ，ＶＣＯＭ，ＶＲＥＦＢ（７，４，８）：ＶＲＥＦＴ和ＶＲＥＦＢ僅為高阻抗參考旁路管腳，而ＶＣＯＭ則可用作設(shè)置輸入公用電壓ＶＣＭ，這三個(gè)引腳都應(yīng)當(dāng)連接０．１μＦ的旁路電容。

ＣＬＫ（１）：數(shù)字時(shí)鐘輸入端。輸入頻率范圍為１０ＭＨｚ～６５ＭＨｚ，輸入在時(shí)鐘的上升沿有效。

ＤＦ（１５）：該引腳為高電平時(shí)，輸出為二進(jìn)制補(bǔ)碼，該腳低電平時(shí)，輸出為偏移二進(jìn)制碼。

ＳＴＢＹ（２８）：靜態(tài)備用模式管腳。高電平時(shí)，該器件轉(zhuǎn)到備用模式。

ＩＲＳ（５）：輸入范圍選擇管腳。該腳接ＶＤＤＡ?xí)r， 滿標(biāo)度輸入擺幅為２ＶＰ－Ｐ，接ＶＳＳＡ?xí)r為１．５ＶＰ－Ｐ，懸空時(shí)為１ＶＰ－Ｐ。

Ｄ０～Ｄ９（１６～２０，２３～２７）：數(shù)據(jù)輸出端。Ｄ０是二進(jìn)制輸出數(shù)據(jù)的最低有效位，Ｄ９是最高有效位。

ＶＤＤＡ（２，９，１０）：模擬電源正極。需與一個(gè)３Ｖ的直流電源相連并連接一０．１μＦ的旁路電容到模擬地。電容應(yīng)緊靠這些引腳，距離不超過１ｃｍ處。同時(shí)還應(yīng)并聯(lián)一４．７μＦ的電容到模擬地。

ＶＳＳＡ（３，１１，１４）：模擬地。

ＶＤＤＩＯ（２２）：數(shù)字電源正端。該腳也應(yīng)用一個(gè)０．１μＦ的電容旁路到數(shù)字地同時(shí)用一個(gè)４．７μＦ的電容并聯(lián)到數(shù)字地。該管腳上的電壓不能超過ＶＤＤＡ電壓３００ｍＶ以上。

ＶＳＳＩＯ（２１）：數(shù)字地。使用時(shí)應(yīng)與數(shù)字地相連并遠(yuǎn)離模擬地。

     ３　工作原理

圖２為ＡＤＣ１００６５的內(nèi)部結(jié)構(gòu)框圖。

該器件由采樣保持、九級(jí)差分電路、時(shí)鐘控制、數(shù)字糾錯(cuò)、帶隙精密電源、輸出緩沖和管