引言

        隨著微處理機性能的迅速提高以及多媒體技術(shù)和高速網(wǎng)絡(luò)的不斷發(fā)展，人們對微機系統(tǒng)的I/O帶寬提出了越來越高的要求，計算機的標(biāo)準(zhǔn)總線也從ISA、EISA和MC逐漸過渡到PCI總線。由于PCI總線具有諸多優(yōu)點，如支持64位數(shù)據(jù)傳送，多總線主控和線性突發(fā)方式(Burst)和高達(dá)132Mb/s數(shù)據(jù)傳輸率，使得人們更傾向于用PCI總線的處理芯片來構(gòu)造系統(tǒng)機、工作站、外圍設(shè)備及板卡。于是，一些舊的I/O設(shè)備和存儲器由于不支持PCI總線而面臨著被淘汰的地步，為了實現(xiàn)連接PCI總線和這些I/O設(shè)備、存儲器的連接，可以設(shè)計一個PCI擴展總線橋，通過橋電路，接出一條標(biāo)準(zhǔn)的I/O擴展總線，如ISA、EISA或MCA總線，從而可繼續(xù)使用現(xiàn)有的I/O設(shè)備，以增加PCI總線的兼容性和選擇范圍。

        開發(fā)PCI總線接口電路，通常有兩種途徑。一種是使用專用接口芯片，如美國AMCC公司生產(chǎn)的PCI協(xié)議控制芯片S5920、S5933或PLX公司的PCI905X系列芯片等，另一種則是利用可編程邏輯器件(PLD)來實現(xiàn)PCI總線接口功能。采用專用芯片，可以比較容易的實現(xiàn)PCI接口，可以讓開發(fā)者避開復(fù)雜的PCI總線協(xié)議，減少工作量，降低設(shè)計難度，縮短開發(fā)周期。但是，使用PCI專用芯片也存在一些問題：價格太高，功能太全，開發(fā)者一般只用了其中的一部分，既造成了資源浪費又不經(jīng)濟；并且它的接口固定，使用起來不太靈活。而應(yīng)用可編程邏輯器件進行PCI接口，能夠較靈活的實現(xiàn)所需要的功能。由于PCI擴展總線橋的后端用戶邏輯時序較簡單，主要是要設(shè)計PCI總線的接口電路，所以設(shè)計選用Altera公司的CPLD器件EPM3512，該芯片是該公司生產(chǎn)的MAX3000系列器件中的一種，它有512個宏單元，10000個可用門，最大用戶Ｉ/Ｏ腳為188個，最高頻率可達(dá)176MHz，封裝為208腳PQFP形式。

PCI擴展總線橋邏輯設(shè)計

        PCI擴展總線橋的設(shè)計包括前端的PCI總線接口設(shè)計和后端的用戶邏輯設(shè)計。PCI總線是一個地址/數(shù)據(jù)、命令/字節(jié)選擇信號復(fù)用的總線，它采用主從信號雙向握手的方式來控制數(shù)據(jù)的傳輸。在一個典型的PCI總線系統(tǒng)結(jié)構(gòu)中，PCI擴展總線橋可定義為一個從設(shè)備，根據(jù)PCI總線協(xié)議，這時PCI接口信號線至少為47條。設(shè)計中的用戶邏輯是為橋后端的設(shè)備產(chǎn)生正常工作所需的觸發(fā)信號、地址選通信號以及進行數(shù)據(jù)傳輸，這一部分實質(zhì)是將一些常規(guī)電路，如時基電路、觸發(fā)電路和地址選通電路等，用硬件描述語言編程來實現(xiàn)，這部分實現(xiàn)起來很容易，相應(yīng)的接口部分邏輯圖1所示。

根據(jù)邏輯圖，設(shè)計的PCI接口模塊應(yīng)該包括以下部分：

1）存及數(shù)據(jù)分離、命令鎖存及字節(jié)選擇信號分離電路。這兩部分電路比較簡單，很容易實現(xiàn)。

2）地址產(chǎn)生電路。PCI的突發(fā)傳輸方式包括一個地址周期和若干個數(shù)據(jù)周期，因此在PCI接口中必須包含高速的地址產(chǎn)生部件用于向后級電路提供連續(xù)的地址。

3）地址譯碼及命令譯碼，這一部分與傳統(tǒng)總線設(shè)計相同。

4）控制信號交互電路。PCI總線上的數(shù)據(jù)傳輸基本上由四根信號線控制。Frame#表示對話的開始和結(jié)束，它同時受主設(shè)備和從設(shè)備控制，IRDY#和TRDY#分別表示主、從設(shè)備準(zhǔn)備好；DE-VSEL#由從設(shè)備發(fā)出，表示從設(shè)備將響應(yīng)此次傳輸，所有的控制信號必須對齊時鐘上升沿。這部分電路沒有固定的模式，通常由具體應(yīng)用環(huán)境決定其邏輯，一般至少要接收地址譯碼信號及外部傳來的表示傳送結(jié)束的信號(如BUSY、HOLD和STOP之類)來完成整個交互過程。

5）配置寄存器。按照PCI協(xié)議，PCI設(shè)備至少應(yīng)當(dāng)實現(xiàn)廠商標(biāo)記、設(shè)備識別和命令狀態(tài)字等配置數(shù)據(jù)，這些可以用RAM來實現(xiàn)。

PCI擴展總線橋的實現(xiàn)

        上面設(shè)計的PCI擴展總線橋的接口邏輯最終要在CPLD中來實現(xiàn)。在進行PCI總線接口設(shè)計中，使用Altera公司的Quartus II 2.0作為開發(fā)平臺。由于PCI協(xié)議的時序邏輯比較復(fù)雜，因此，對CPLD的設(shè)計全部采用Verilog HDL語言作為設(shè)計輸入。整個設(shè)計由一個頂層模塊和六個底層模塊組成（圖2）。

1)頂層模塊：該模塊包含了整個設(shè)計的輸入/輸出信號和底層設(shè)計模塊的定義。

2）漿糊邏輯模塊：該模塊包含了設(shè)計中的各種混雜邏輯，包括PCI地址寄存器，命令/字節(jié)使能寄存器和配置讀/寫使能寄存器，在每次PCI傳輸?shù)牡刂酚行趦?nèi)觸發(fā)這些寄存器。

3）配置寄存器模塊：該模塊實現(xiàn)PCI配置寄存器的配置和讀寫功能。根據(jù)PCI協(xié)議，每個PCI設(shè)備都有25