M8051 IP軟核的改進(jìn)性設(shè)計及其在視頻字符疊加器中的重應(yīng)用(圖)
發(fā)布時間:2007/8/28 0:00:00 訪問次數(shù):419
電子技術(shù)應(yīng)用 李建峰 張金藝 謝 軍
摘要:介紹了系統(tǒng)芯片SOC的概念和M8051 IP軟核的原理,給出了視頻字符疊加器VAD——SOC中M8051 IP軟核的作用,詳細(xì)介紹了I2C主控制器模塊的設(shè)計,給出了功能信真波形,最后對M8051 IP軟核在視頻字符疊加器中的重應(yīng)用進(jìn)行了深入研究。
關(guān)鍵詞:系統(tǒng)芯片 微控制器 M8051 IP軟核 視頻字符疊加器
隨著集成電路制造技術(shù)的快速發(fā)展,集成電路的規(guī)模不斷擴大。這使得將復(fù)雜系統(tǒng)集成在單個芯片上成為可能,于是便出現(xiàn)了系統(tǒng)芯片SOC(System on a Chip)。傳統(tǒng)芯片設(shè)計方法關(guān)注的是如何創(chuàng)建一個全新的設(shè)計并進(jìn)行有效的驗證;如今在SOC設(shè)計中,基于IP模塊的功能組裝正在逐漸替代傳統(tǒng)的功能設(shè)計而成為主流設(shè)計方法。基于IP模塊的SOC設(shè)計方法的基本思路是通過系統(tǒng)設(shè)計的應(yīng)用層次,利用現(xiàn)有的IP資源,根據(jù)系統(tǒng)需求選用適當(dāng)?shù)腎P模塊,進(jìn)行系統(tǒng)集成設(shè)計;基于IP模塊的SOC設(shè)計方法是采用IP模塊而不是采用基本邏輯或電路單元作為基礎(chǔ)單元,即以功能組裝代替功能設(shè)計。這就提高了設(shè)計者的設(shè)計能力。能夠較快地完成設(shè)計,保證設(shè)計成功,以極低的價格滿足市場需求。
M8051 IP軟核是高性能的8位微控制器(MCU),它的每個機器周期只需要兩個時鐘周期而不是標(biāo)準(zhǔn)8051[1]軟核的十二個周期,但是它的功能卻與標(biāo)準(zhǔn)的8051軟核兼容。這就使得M8051 IP軟核在同樣功耗的情況下運行速度比標(biāo)準(zhǔn)的8051軟核提高六倍,也就是說,若在同樣的運行速度下,M8051 IP軟核的功耗僅僅是標(biāo)準(zhǔn)8051軟核的六分之一。這對于現(xiàn)在的便攜式數(shù)字產(chǎn)品或低功耗產(chǎn)品或低功耗產(chǎn)品來說是相當(dāng)有競爭力的。
視頻字符疊加器是一種在視頻信號中疊加入字符或簡單的圖文信息,從而在屏幕的特定位置上與圖像信號同時進(jìn)行顯示的設(shè)備[2]。視頻字符疊加器VAD——SOC的結(jié)構(gòu)如圖1所示,具體包括以下幾個IP模塊:M8051 IP軟核、I2C主控制器模塊、存儲器核和全彩色字符疊加處理器(FCA IP)等。其實現(xiàn)的功能是將片外或內(nèi)置的疊加字符ROM(如E/E2PROM、雙口RAM或Flash)中儲存的字符信息轉(zhuǎn)變?yōu)榭莎B加在視頻信號上的信息,同時通過內(nèi)部時序控制功能單元,調(diào)節(jié)疊加字符在監(jiān)視器上的疊加位置、大小及其背景色和前景色等。
本文主要介紹M8051 IP軟核的改進(jìn)設(shè)計,對其進(jìn)行有效的仿真和驗證;并對M8051 IP軟核在視頻字符疊加器VAD_SOC中的重應(yīng)用進(jìn)行深入的研究。
1 M8051 IP軟核結(jié)構(gòu)及其改進(jìn)性設(shè)計
1.1 M8051 IP軟核的結(jié)構(gòu)
M8051 IP軟核的功能結(jié)構(gòu)框圖如圖2所示,主要由五部分組成。
(1)算術(shù)邏輯單元(ALU)部分:位算術(shù)邏輯單元、帶進(jìn)位的算術(shù)邏輯單元、8位的算術(shù)邏輯單元,操作數(shù)的選擇、乘法/除法單元。
(2)數(shù)據(jù)存儲與交換部分:內(nèi)部數(shù)據(jù)存儲器、內(nèi)部專用寄存器及其復(fù)用、專用功能寄存器的復(fù)用、核級專用功能寄存器。
(3)狀態(tài)機與程序存儲部分:主狀態(tài)機、程序計數(shù)器、程序計數(shù)器的運算單元。
(4)指令譯碼部分:部分指令、指令譯碼。
(5)外圍設(shè)備部分:(I/O)端口寄存器、中斷、定時器、計數(shù)器、通用串行口。
從圖2可以看出,M8051 IP軟核與傳統(tǒng)8051單片機在組成部分及指令系統(tǒng)部分是兼容的,但功能上有些不同,所以,若要將M8051 IP軟核集成視頻字符疊加器VAD_SOC中,則需要進(jìn)行一些簡單的功能擴展和可復(fù)用設(shè)計。
1.2 I2C主控制器的RTL級實現(xiàn)
I2C總線是Philips公司提出的一種串行數(shù)據(jù)傳輸技術(shù),通過數(shù)據(jù)線(SDA)和時鐘線(SCL)兩個總線即可完成全雙工同步數(shù)據(jù)的發(fā)送和接收,在需要與外圍器件進(jìn)行低速通信時,I2C總線是個不錯的選擇。
電子技術(shù)應(yīng)用 李建峰 張金藝 謝 軍
摘要:介紹了系統(tǒng)芯片SOC的概念和M8051 IP軟核的原理,給出了視頻字符疊加器VAD——SOC中M8051 IP軟核的作用,詳細(xì)介紹了I2C主控制器模塊的設(shè)計,給出了功能信真波形,最后對M8051 IP軟核在視頻字符疊加器中的重應(yīng)用進(jìn)行了深入研究。
關(guān)鍵詞:系統(tǒng)芯片 微控制器 M8051 IP軟核 視頻字符疊加器
隨著集成電路制造技術(shù)的快速發(fā)展,集成電路的規(guī)模不斷擴大。這使得將復(fù)雜系統(tǒng)集成在單個芯片上成為可能,于是便出現(xiàn)了系統(tǒng)芯片SOC(System on a Chip)。傳統(tǒng)芯片設(shè)計方法關(guān)注的是如何創(chuàng)建一個全新的設(shè)計并進(jìn)行有效的驗證;如今在SOC設(shè)計中,基于IP模塊的功能組裝正在逐漸替代傳統(tǒng)的功能設(shè)計而成為主流設(shè)計方法;贗P模塊的SOC設(shè)計方法的基本思路是通過系統(tǒng)設(shè)計的應(yīng)用層次,利用現(xiàn)有的IP資源,根據(jù)系統(tǒng)需求選用適當(dāng)?shù)腎P模塊,進(jìn)行系統(tǒng)集成設(shè)計;基于IP模塊的SOC設(shè)計方法是采用IP模塊而不是采用基本邏輯或電路單元作為基礎(chǔ)單元,即以功能組裝代替功能設(shè)計。這就提高了設(shè)計者的設(shè)計能力。能夠較快地完成設(shè)計,保證設(shè)計成功,以極低的價格滿足市場需求。
M8051 IP軟核是高性能的8位微控制器(MCU),它的每個機器周期只需要兩個時鐘周期而不是標(biāo)準(zhǔn)8051[1]軟核的十二個周期,但是它的功能卻與標(biāo)準(zhǔn)的8051軟核兼容。這就使得M8051 IP軟核在同樣功耗的情況下運行速度比標(biāo)準(zhǔn)的8051軟核提高六倍,也就是說,若在同樣的運行速度下,M8051 IP軟核的功耗僅僅是標(biāo)準(zhǔn)8051軟核的六分之一。這對于現(xiàn)在的便攜式數(shù)字產(chǎn)品或低功耗產(chǎn)品或低功耗產(chǎn)品來說是相當(dāng)有競爭力的。
視頻字符疊加器是一種在視頻信號中疊加入字符或簡單的圖文信息,從而在屏幕的特定位置上與圖像信號同時進(jìn)行顯示的設(shè)備[2]。視頻字符疊加器VAD——SOC的結(jié)構(gòu)如圖1所示,具體包括以下幾個IP模塊:M8051 IP軟核、I2C主控制器模塊、存儲器核和全彩色字符疊加處理器(FCA IP)等。其實現(xiàn)的功能是將片外或內(nèi)置的疊加字符ROM(如E/E2PROM、雙口RAM或Flash)中儲存的字符信息轉(zhuǎn)變?yōu)榭莎B加在視頻信號上的信息,同時通過內(nèi)部時序控制功能單元,調(diào)節(jié)疊加字符在監(jiān)視器上的疊加位置、大小及其背景色和前景色等。
本文主要介紹M8051 IP軟核的改進(jìn)設(shè)計,對其進(jìn)行有效的仿真和驗證;并對M8051 IP軟核在視頻字符疊加器VAD_SOC中的重應(yīng)用進(jìn)行深入的研究。
1 M8051 IP軟核結(jié)構(gòu)及其改進(jìn)性設(shè)計
1.1 M8051 IP軟核的結(jié)構(gòu)
M8051 IP軟核的功能結(jié)構(gòu)框圖如圖2所示,主要由五部分組成。
(1)算術(shù)邏輯單元(ALU)部分:位算術(shù)邏輯單元、帶進(jìn)位的算術(shù)邏輯單元、8位的算術(shù)邏輯單元,操作數(shù)的選擇、乘法/除法單元。
(2)數(shù)據(jù)存儲與交換部分:內(nèi)部數(shù)據(jù)存儲器、內(nèi)部專用寄存器及其復(fù)用、專用功能寄存器的復(fù)用、核級專用功能寄存器。
(3)狀態(tài)機與程序存儲部分:主狀態(tài)機、程序計數(shù)器、程序計數(shù)器的運算單元。
(4)指令譯碼部分:部分指令、指令譯碼。
(5)外圍設(shè)備部分:(I/O)端口寄存器、中斷、定時器、計數(shù)器、通用串行口。
從圖2可以看出,M8051 IP軟核與傳統(tǒng)8051單片機在組成部分及指令系統(tǒng)部分是兼容的,但功能上有些不同,所以,若要將M8051 IP軟核集成視頻字符疊加器VAD_SOC中,則需要進(jìn)行一些簡單的功能擴展和可復(fù)用設(shè)計。
1.2 I2C主控制器的RTL級實現(xiàn)
I2C總線是Philips公司提出的一種串行數(shù)據(jù)傳輸技術(shù),通過數(shù)據(jù)線(SDA)和時鐘線(SCL)兩個總線即可完成全雙工同步數(shù)據(jù)的發(fā)送和接收,在需要與外圍器件進(jìn)行低速通信時,I2C總線是個不錯的選擇。
熱門點擊
- 分析封裝過程中的彈坑與失鋁現(xiàn)象
- 確定準(zhǔn)諧振反激式變換器主要設(shè)計參數(shù)的實用方法
- 光電二極管前置放大器設(shè)計
- LED顯示在交通領(lǐng)域的應(yīng)用與發(fā)展 北京四通智
- 低溫晶片鍵合技術(shù)及在通信光電子器件中的應(yīng)用
- GSM手機射頻系統(tǒng)分析與研究 湖南大學(xué)電氣與
- 一種小型化高壓小功率電源的設(shè)計 文章作者:中
- 半導(dǎo)體制造中顆粒污染的控制方法研究 李敬,錢
- 用于圓片級封裝的金凸點研制
- 帶功率驅(qū)動的8位移位寄存器TPIC6B595
推薦技術(shù)資料
- AMOLED顯示驅(qū)動芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計
- GB300 超級芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究