實(shí)驗(yàn)內(nèi)容

    用1496模擬相乘器等元器件， C503C-WAN-CBADA151參照?qǐng)D3.5.1所示的原理電路構(gòu)成混頻器。

    1．本振、緩沖級(jí)的調(diào)整

    調(diào)節(jié)Rwi，使BGi的Ve為4V，改變厶及RW2，在測(cè)試點(diǎn)①端測(cè)量使本振信號(hào)頻率fL為10 MHz，振幅VLm為0.5 V左右。

   2．混頻器輸出回路的調(diào)整

   使RW4=0，調(diào)節(jié)Rws，使厶為1 mA。100 mV的高頻信號(hào)送至混頻器的蠔輸入端。在測(cè)試點(diǎn)②端測(cè)得VI頻率為2 MHz。

   3．測(cè)量VI - VL關(guān)系曲線(xiàn)

   將信號(hào)發(fā)生器輸出頻率／為8 MHz、幅值為保持上述本振信號(hào)不變，分別調(diào)節(jié)C14、三2，在上述內(nèi)容1、2調(diào)整完畢的基礎(chǔ)上，改變RW2以改變本振幅度，用超高頻毫伏表測(cè)量其本振幅度VL及混頻器輸出幅度VI，測(cè)出一組VI =f(VL)的曲線(xiàn)數(shù)據(jù)。

   4．測(cè)量VI-15關(guān)系曲線(xiàn)

   在實(shí)驗(yàn)內(nèi)容1、2調(diào)整完畢的基礎(chǔ)上，改變Rws以改變厶，測(cè)出一組VI =f (/5)的曲線(xiàn)數(shù)據(jù)。