1．若用TTL與非門74LS20實現(xiàn)Y=AB，則多余N74F32D輸入端如何處理？

   2．若用CMOS或門CD4072實現(xiàn)Y=A+B，則多余輸入端如何處理？

   3．在TTL門電路的外特性參數(shù)測試過程中，為什么輸入端懸空相當于輸入高電平？

   組合邏輯電路設計

   實驗目的

    1．掌握組合邏輯電路的分析與設計方法。

    2．學會電路故障的檢查與排除。

   實驗原理

   組合邏輯電路，是指該電路在任一時刻的輸出狀態(tài)僅由該時刻的輸入信號決定，與電路在此信號輸入之前的狀態(tài)無關。組合電路通常由一些邏輯門構成，而許多具有典型功能的組合電路已集成為商品電路。