定時器/計(jì)數(shù)器的應(yīng)用
發(fā)布時間:2016/4/20 21:10:50 訪問次數(shù):574
定時器/計(jì)數(shù)器的應(yīng)用(配套電子資源實(shí)例為chap7中的Counter timer.pdsprj)
(1) Time(secs)定時模式應(yīng)用,OF4232使能端CE高電平有效,復(fù)位端RST為上升沿有效。原理圖以及運(yùn)行情況加圖7-69(a)所示。
(2) Time(hms)定時模式應(yīng)用,使能端CE低電平有效,復(fù)位端RST為下降沿有效。原理圖以及運(yùn)行情況如圖7-69(b)所示。
(3) Frequency模式應(yīng)用。設(shè)Clock頻率為100Hz,使能端CE為低電平有效,復(fù)位端RST為上升沿有效。原理圖以及運(yùn)行情況如圖7-69(c)所示。
(4) Frequency模式應(yīng)用。設(shè)Clock頻率為100Hz,使能端CE為高電平有效,復(fù)位端RST為下降沿有效。原理圖以及運(yùn)行情況如圖7-69(d)所示。
(5) Counter模式應(yīng)用。設(shè)Clock頻率為1Hz,使能端CE為低電平有效,復(fù)位端RST為上升沿有效。原理圖以及運(yùn)行情況如圖7-69(e)所示。
(6) Counter模式應(yīng)用。設(shè)Clock頻率為1Hz,使能端CE為高電有效,復(fù)位端RST為下降沿有效。原理圖以及運(yùn)行情況如圖7-69(f)所示。
定時器/計(jì)數(shù)器的應(yīng)用(配套電子資源實(shí)例為chap7中的Counter timer.pdsprj)
(1) Time(secs)定時模式應(yīng)用,OF4232使能端CE高電平有效,復(fù)位端RST為上升沿有效。原理圖以及運(yùn)行情況加圖7-69(a)所示。
(2) Time(hms)定時模式應(yīng)用,使能端CE低電平有效,復(fù)位端RST為下降沿有效。原理圖以及運(yùn)行情況如圖7-69(b)所示。
(3) Frequency模式應(yīng)用。設(shè)Clock頻率為100Hz,使能端CE為低電平有效,復(fù)位端RST為上升沿有效。原理圖以及運(yùn)行情況如圖7-69(c)所示。
(4) Frequency模式應(yīng)用。設(shè)Clock頻率為100Hz,使能端CE為高電平有效,復(fù)位端RST為下降沿有效。原理圖以及運(yùn)行情況如圖7-69(d)所示。
(5) Counter模式應(yīng)用。設(shè)Clock頻率為1Hz,使能端CE為低電平有效,復(fù)位端RST為上升沿有效。原理圖以及運(yùn)行情況如圖7-69(e)所示。
(6) Counter模式應(yīng)用。設(shè)Clock頻率為1Hz,使能端CE為高電有效,復(fù)位端RST為下降沿有效。原理圖以及運(yùn)行情況如圖7-69(f)所示。
上一篇:虛擬終端的功能及原理圖符號
熱門點(diǎn)擊
- Design Explorer(設(shè)計(jì)刻覽貉)
- Temperature(溫度)參數(shù)設(shè)置
- Schematic Capture電路設(shè)計(jì)與
- Model Type
- 搽 針
- 終端全局屬性修改
- 快速查找原理圖中具有相同網(wǎng)絡(luò)的元器件
- 波的疊加原理
- 可靠性試驗(yàn)按試驗(yàn)?zāi)康目煞譃榭煽啃澡b定試驗(yàn)
- 邏輯激勵源
推薦技術(shù)資料
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究