摘要：本文簡要介紹了I2C串行總線結(jié)構(gòu)和特點，并結(jié)合其在單片機（GMS97C2051）上的應(yīng)用，以24LC01BEEPROM為例，給出了用匯編語言實現(xiàn)該協(xié)議的程序。

    關(guān)鍵詞：I2C總線 單片機

I2C總線

PHILIPS公司早在十幾年前就推出了I2C串行總線，它具備多主機系統(tǒng)所需的包括裁決和高低速設(shè)備同步等功能高性能串行總線。

I2C總線硬件結(jié)構(gòu)

I2C串行總線有兩根信號線，一根是雙向的數(shù)據(jù)線SDA，另一根是時鐘線SCL。所有接到I2C總線睥設(shè)備的串行數(shù)據(jù)SDA都接到總線的SDA線，各設(shè)備的時鐘線SCL接到總線的SCL。典型的I2C總線結(jié)構(gòu)如圖1。

為了避免總線信號的混亂，要求各設(shè)備連接到總線的輸出端必須是開漏輸出或集電極開路輸出的電路結(jié)構(gòu)。設(shè)備與總線的接口電路如圖2所示。

I2C總線數(shù)據(jù)傳送率可達每秒十萬位，高速方式可高達每秒四十萬位。總線上允許連接設(shè)備數(shù)以總線上的電容量不超過400pF為限。

I2C數(shù)據(jù)傳輸

在I2C總線傳輸過程中，將兩種特定的情況定義為開始和停止條件（如圖3）：錄SCL保持“高”，SDA由“高”變?yōu)椤暗汀睍r為開始條件，SCL保持“高”，SDA由“低”變?yōu)椤案摺笔菫橥Ｖ箺l件。開始和停止條件由主控器產(chǎn)生。使用硬件接口可以很容易地檢測開始和停止條件，沒有這種接口的微機必須以每時鐘周期至少兩次對SDA取樣以便檢測這種變化。

SDA線上的數(shù)據(jù)在時鐘“高”期間必須是穩(wěn)定的，只有當(dāng)SCL線上的時鐘信號為低時，數(shù)據(jù)線上的“高”或“低”狀態(tài)才可以改變。輸出到SDA線上的每個字節(jié)必須是8位，每次傳輸?shù)淖止?jié)不受限制，每個字節(jié)必須有一個應(yīng)答ACK。如果一接收器件在完成其他功能（如一內(nèi)部中斷）前不能接收另一數(shù)據(jù)的完整字節(jié)時，它可以保持時鐘線SCL為低，以促使發(fā)送器進入等待狀態(tài)，當(dāng)接收器準備好接受數(shù)據(jù)的其它字節(jié)并釋放時鐘SCL后，數(shù)據(jù)傳輸繼續(xù)進行。I2C數(shù)據(jù)總線傳達時序如圖4。

數(shù)據(jù)傳送具有應(yīng)答是必須的。與應(yīng)答對應(yīng)的時鐘脈沖由主控制產(chǎn)生，發(fā)送器在應(yīng)答期間必須下拉SDA線。當(dāng)導(dǎo)址的被控器件不能應(yīng)答時，數(shù)據(jù)保護為高，接著主控制產(chǎn)生停止條件終止傳輸。

I2C總線的應(yīng)用

下面就是用GMS97C2051（武漢力源公司產(chǎn)品，與AT89C2051兼容）的通用I/O口作為I2C總線接口，由軟件控制實現(xiàn)數(shù)據(jù)傳送，圖5為其連線路圖。

在單主控器的系統(tǒng)中，時鐘線僅由主控器驅(qū)動，因此可以用51的一根I/O線作為SCL信號線，將其設(shè)置為輸出方式，由軟件控制產(chǎn)生串行時鐘信號，在實際系統(tǒng)中使用P1.3，另一根I/O線P1.2作為I2C總線的串行數(shù)據(jù)線，由軟件控制在時鐘的低電平期間讀取或輸出數(shù)據(jù)。系統(tǒng)傳輸數(shù)據(jù)的過程如下：先由單片機給出一個啟始數(shù)據(jù)信號，接著送出要訪問器件的7位地址數(shù)據(jù)，并等待被控器件的就答信號，當(dāng)收到應(yīng)答信號后，根據(jù)訪問要求進行相應(yīng)的操作。如果是讀入數(shù)據(jù)，則數(shù)據(jù)線可一直設(shè)為輸入方式，中間不需要改變SDA線的工作方式，在每讀和主個字節(jié)，均應(yīng)依次檢測應(yīng)答信號，如果是輸出數(shù)據(jù)，則首先將SDA設(shè)置為輸出方式，當(dāng)發(fā)送完一個字節(jié)后，需要改變SDA線為輸入方式，此時讀入被控器件的應(yīng)答信號，至此完成了一個字節(jié)的傳送。當(dāng)所有數(shù)據(jù)傳輸完比，應(yīng)向SDA發(fā)出一個停止信號，結(jié)束該次數(shù)據(jù)傳輸。

<