以上根據(jù)EFT干擾的特點, R1LP0408CSP提出了一些針對性較強的對策措施,這些對策措施主要是在EFT注人端口及外殼和接口上采取相應(yīng)的抑制措施。除了這些外部抑制措施外,提高被測設(shè)各內(nèi)部電路的抗干擾能力也是非常必要的。如何提高電子產(chǎn)品內(nèi)部電路的抗干擾能力是產(chǎn)品電磁兼容設(shè)計中一個非常重要的內(nèi)容,這是所有電磁兼容設(shè)計書籍文章的主要組成部分,此處不再仔細介紹,主要針對設(shè)備內(nèi)部電路EFT干擾抑制特點提出以下幾個設(shè)計要點。

   (1)PCB引出的模擬信號傳輸端口,建議對其數(shù)字化,采用平衡傳輸或使用變壓器隔離。

   (2)PCB引出的數(shù)字信號線,建議采用光耦隔離,或變壓器隔離,或直接換光纖傳輸。

   (3)在模擬電路中,對稱平衡放大器比單極性放大器具有更強的共模干擾抑制能力。

   (4)在數(shù)字電路中,所有的未使用的輸人端口與地或電源連接,不可懸空。

   (5)對智能芯片,電平觸發(fā)比邊沿觸發(fā)抵抗脈沖干擾的能力強得多。

   (6)與外部連接的接口,帶選通功能的接口芯片比不帶選通功能的接口芯片具有更強的抗干擾能力。

   (7)對有CPU的智能電路,在軟件中加入抗干擾指令并采用“看門狗電路”是必要的。

   (8)任何時候都不要讓外部信號線沒有經(jīng)過接口芯片隔離直接進/出CPU。

   本章小結(jié)

   快速瞬變脈沖廣泛存在于日常用電環(huán)境中,而電子類產(chǎn)品中大量存在對快速瞬變脈沖非常敏感的模擬和數(shù)字電路,因此,絕大多數(shù)電子產(chǎn)品的電磁兼容抗擾度測量項目都包括快速瞬變脈沖群抗擾度測試c與一般的抗擾度測試相比,E凹干擾有較為獨特的地方,因此電子產(chǎn)品設(shè)計中除符合一般的電磁兼容抗擾度設(shè)計規(guī)則外,還需針對E田干擾特點,采取相應(yīng)的對策措施。將電磁兼容通用設(shè)計要求與EFT抑制的特定要求相結(jié)合,可以為電子產(chǎn)品通過EFT抗擾度測試提供有效的保障。