浓毛老太交欧美老妇热爱乱,蜜臀性色av免费,妺妺窝人体色www看美女,久久久久久久久久久大尺度免费视频,麻豆人妻无码性色av专区

位置:51電子網(wǎng) » 技術資料 » 電源技術

將光標移動至放置節(jié)點名的位置

發(fā)布時間:2017/4/2 13:46:34 訪問次數(shù):609

    上面介紹了節(jié)點名的幾種描述形式。 ICL3221IAZ-T如果有某種需要,可自行設置接點名。下面以差分對電路為例說明設置方法。中Q4管的集電極為輸出端之一,若要將其節(jié)點名取為Out2,可按下述步驟進行:

   ①執(zhí)行Place—NetAlias子命令,屏幕上將出現(xiàn)設置框。

   ②在Alias文本框中鍵入節(jié)點名(本例中為Out)。另外三欄分別設置節(jié)點名采用的顏色(Color)、字體(Font)和放置方位(Rotation)。


    為了醒目起見,鍵入的節(jié)點名可采用首字母大寫的形式。接點名按照鍵入時的形式顯示,但在實際應用中PSpice軟件不考慮大小寫字母的區(qū)別。

   NetGroup用于設置網(wǎng)絡節(jié)點分組組合。

   ③完成中各項設置后,按OK按鈕,則電路圖中光標箭頭處附著一個代表節(jié)點名的小矩形框。

   ④將光標移動至放置節(jié)點名的位置,單擊鼠標左鍵,即可將新的節(jié)點名設置于該位置。設置完

成后,新的節(jié)點名代替了系統(tǒng)自動形成的N×…×形式節(jié)點名。

   提示:在電路模擬過程中,對于關心其仿真結果的節(jié)點,例如輸出端節(jié)點,采用本節(jié)介紹的方法設置一個節(jié)點別名,在調用Probe模塊查看該節(jié)點的信號波形時將非常方便。

   提示:放置節(jié)點名時,光標箭頭一定要指在欲設置節(jié)點名的互連線土,否則將放置不上節(jié)點名。

   ⑤按Esc鍵或者執(zhí)行快捷菜單中的End Mode按鈕,結束節(jié)點名設置。

    引出端開路符號的繪制(Place—No Connect)

    No Connect符號的作用

   繪好電路圖進行PSpice模擬仿真之前,軟件內部將自動進行設計規(guī)則檢查。若發(fā)現(xiàn)電路圖上存在元器件引出端為浮置的情況,即某個引出端未寫電路中其他元器件相連,系統(tǒng)將發(fā)出警告信息,提醒用戶注意,同時中斷軟件運行,也就是說,PSpice將不會繼續(xù)進行模擬仿真過程。但有時根據(jù)電路設計需要,某些引出端確實應該處于浮置狀態(tài)。在這種情況下,只要在該引出端處放置一個NoConnect符號,對電路進行設計規(guī)則檢查時,即認為該引出端的浮置為正常情況,不再發(fā)出警告信息。




    上面介紹了節(jié)點名的幾種描述形式。 ICL3221IAZ-T如果有某種需要,可自行設置接點名。下面以差分對電路為例說明設置方法。中Q4管的集電極為輸出端之一,若要將其節(jié)點名取為Out2,可按下述步驟進行:

   ①執(zhí)行Place—NetAlias子命令,屏幕上將出現(xiàn)設置框。

   ②在Alias文本框中鍵入節(jié)點名(本例中為Out)。另外三欄分別設置節(jié)點名采用的顏色(Color)、字體(Font)和放置方位(Rotation)。


    為了醒目起見,鍵入的節(jié)點名可采用首字母大寫的形式。接點名按照鍵入時的形式顯示,但在實際應用中PSpice軟件不考慮大小寫字母的區(qū)別。

   NetGroup用于設置網(wǎng)絡節(jié)點分組組合。

   ③完成中各項設置后,按OK按鈕,則電路圖中光標箭頭處附著一個代表節(jié)點名的小矩形框。

   ④將光標移動至放置節(jié)點名的位置,單擊鼠標左鍵,即可將新的節(jié)點名設置于該位置。設置完

成后,新的節(jié)點名代替了系統(tǒng)自動形成的N×…×形式節(jié)點名。

   提示:在電路模擬過程中,對于關心其仿真結果的節(jié)點,例如輸出端節(jié)點,采用本節(jié)介紹的方法設置一個節(jié)點別名,在調用Probe模塊查看該節(jié)點的信號波形時將非常方便。

   提示:放置節(jié)點名時,光標箭頭一定要指在欲設置節(jié)點名的互連線土,否則將放置不上節(jié)點名。

   ⑤按Esc鍵或者執(zhí)行快捷菜單中的End Mode按鈕,結束節(jié)點名設置。

    引出端開路符號的繪制(Place—No Connect)

    No Connect符號的作用

   繪好電路圖進行PSpice模擬仿真之前,軟件內部將自動進行設計規(guī)則檢查。若發(fā)現(xiàn)電路圖上存在元器件引出端為浮置的情況,即某個引出端未寫電路中其他元器件相連,系統(tǒng)將發(fā)出警告信息,提醒用戶注意,同時中斷軟件運行,也就是說,PSpice將不會繼續(xù)進行模擬仿真過程。但有時根據(jù)電路設計需要,某些引出端確實應該處于浮置狀態(tài)。在這種情況下,只要在該引出端處放置一個NoConnect符號,對電路進行設計規(guī)則檢查時,即認為該引出端的浮置為正常情況,不再發(fā)出警告信息。




熱門點擊

 

推薦技術資料

Seeed Studio
    Seeed Studio紿我們的印象總是和繪畫脫離不了... [詳細]
版權所有:51dzw.COM
深圳服務熱線:13751165337  13692101218
粵ICP備09112631號-6(miitbeian.gov.cn)
公網(wǎng)安備44030402000607
深圳市碧威特網(wǎng)絡技術有限公司
付款方式


 復制成功!