來源：《國外電子元器件》

flex 10k系列ead的應(yīng)用 摘要：flex 10k是altera-p.htm" target="_blank" title="altera貨源和pdf資料">altera-p.htm" target="_blank" title="altera貨源和pdf資料">altera公司研制的第一個(gè)嵌入式的pld可編程邏輯器件系列。它具有高密度、低成本、低功率等特點(diǎn)，利用flex 10k系列cpld可編程邏輯器件的eab可在系統(tǒng)中實(shí)現(xiàn)邏輯功能和存貯功能，文中介紹了eab的幾個(gè)應(yīng)用實(shí)例，同時(shí)給出了采用vhdl語言編寫的vhd的文件及其具體代碼。 關(guān)鍵詞：cpld 嵌入式陣列塊（eab） fifo 雙端口ram vhdl 1 概述 flex 10k是altera-p.htm" target="_blank" title="altera貨源和pdf資料">altera-p.htm" target="_blank" title="altera貨源和pdf資料">altera公司研制的第一個(gè)嵌入式的pld，它具有高密度、低成本、低功率等特點(diǎn)，是當(dāng)今altera-p.htm" target="_blank" title="altera貨源和pdf資料">altera-p.htm" target="_blank" title="altera貨源和pdf資料">altera cpld中應(yīng)用前景最好的器件系列之一。它采用了重復(fù)可構(gòu)造的cmos sram工藝，并把連續(xù)的快速通道互連與獨(dú)特的嵌入式陣列結(jié)構(gòu)相結(jié)合，同時(shí)可結(jié)合眾多可編程器件來完成普通門陣列的宏功能。每一個(gè)flex 10k器件均包括一個(gè)嵌入式陣列和一個(gè)邏輯陣列，因而設(shè)計(jì)人員可輕松地開發(fā)集存貯器、數(shù)字信號(hào)處理器及特殊邏輯等強(qiáng)大功能于一身的芯片。 eab（embedded array blocks）的概念源于門陣列的嵌入式功能，為了使復(fù)雜的功能在盡可能小的硅片上得以實(shí)現(xiàn)，通常需把定制的硅片放在門陣列基片之上。altera公司首先把這一技術(shù)應(yīng)用于flex 10k器件系列。 flex 10k中的嵌入式陣列由一系列具有實(shí)現(xiàn)邏輯功能和存貯功能的fab組成。eab是在輸入、輸出口上帶有寄存器的ram塊，利用它可以非常方便地實(shí)現(xiàn)一些規(guī)模不太大的rom、ram、雙端口ram和fifo等功能。

2 eab的結(jié)構(gòu) 每個(gè)flex 10k中的eab均含有2048bit的ram。另外，每個(gè)eab單元中還包括數(shù)據(jù)區(qū)、總線和讀/寫控制等幾部分。圖1所示為eab單元的內(nèi)都結(jié)構(gòu)。 數(shù)據(jù)區(qū)是eab的核心部分，每個(gè)eab包含2048bit的ram，同時(shí)又可根據(jù)數(shù)據(jù)線/地址線的不同設(shè)置將其寬度調(diào)整為2048×1bit，1024×2bit，512×4bit，256×8bit等。 總線是指eab中所包括的三條總線，即輸入數(shù)據(jù)總線、地址總線和輸出數(shù)據(jù)總線。其中輸入數(shù)據(jù)總線可以配制成8bit、4bit、2bit或1bit位寬；地址總線同數(shù)據(jù)總線相適應(yīng)，具有8bit、9bit、10bit或11bit位寬；而輸出數(shù)據(jù)總線則與輸入總線相對(duì)應(yīng)，這三條總線都設(shè)計(jì)有同步/異步兩種工作方式。 第三部分為讀/寫控制部分。當(dāng)eab用于異步ram電路時(shí)，必須外加ram寫使能信號(hào)we，以保證數(shù)據(jù)和地址信號(hào)滿足其時(shí)序要求，而當(dāng)eab用作同步ram時(shí)，它可以產(chǎn)生相對(duì)其全局時(shí)鐘信號(hào)的we信號(hào)。eab的ram與epga中的分布式ram不同，flex 10k