在過去的半個多世紀(jì)中,以CMC)S技術(shù)為基礎(chǔ)的集成電路技術(shù)一直遵循“摩爾定律”,即通過縮小器件的特征尺寸來提高芯片的工作速度、 HZICMAX706ES180G增加集成度以及降低成本,取得了巨大的經(jīng)濟(jì)效益與科學(xué)技術(shù)的重大發(fā)展,推動了人類文明的進(jìn)步,被譽(yù)為人類歷史上發(fā)展最快的

技術(shù)之一。伴隨MOS器件特征尺寸按比例不斷縮小,源與漏之間的距離也越來越短,溝道不僅受柵極電場,同時(shí)也受到漏極電場的影響,這樣一來柵極對溝道的控制能力變差,柵極電壓夾斷溝道的難度也越來越大,如此便容易發(fā)生亞閥值漏電(Sub_threshold leakage)現(xiàn)象,形成短溝道效應(yīng)(Short Channel Effects,sCE)。這樣會導(dǎo)致晶體管性能的嚴(yán)重退化,影響其開關(guān)效率以及速度。如果短溝道效應(yīng)得不到有效控制,傳統(tǒng)的平面體硅MOSFET的尺寸持續(xù)按比例縮小將變得越來越困難。集成電路技術(shù)發(fā)展到當(dāng)今20nm技術(shù)節(jié)點(diǎn)及以下時(shí),在速度、功耗、集成度、可靠性等方面將受到一系列基本物理工藝技術(shù)問題的限制。

   為了克服這些挑戰(zhàn),人們致力于兩方面的研究:一方面積極研發(fā)全新的信息處理技術(shù),以便在CMOS技術(shù)的能力范圍之外繼續(xù)實(shí)現(xiàn)或超越摩爾定律;另一方面積極研究器件新結(jié)構(gòu)、新材料,以便充分挖掘CMOS技術(shù)的潛力,實(shí)現(xiàn)CMOS技術(shù)沿摩爾定律進(jìn)一步按比例縮小。比如,在傳統(tǒng)晶體管的△藝設(shè)計(jì)中采用新的材料,如高乃電介質(zhì),金屬柵材料以及隱埋應(yīng)變硅源漏,或者發(fā)展替代傳統(tǒng)平面結(jié)構(gòu)的晶體管器件結(jié)構(gòu)。

CM(E集成電路材料與器件結(jié)構(gòu)的演進(jìn)硐。