常規(guī)的CMOS晶體管,從源區(qū)至溝道和漏區(qū)由兩個背靠背的PN結(jié)組成,溝道的摻雜類型與其漏極與源極相反。當(dāng)足夠大的電位差施于柵極與源極之間時,電場會在柵氧化層下方的半導(dǎo)體表面感應(yīng)少子電荷,形成反型溝道;型JM38510/08001BCA這時溝道的導(dǎo)電類型與其漏極與源極相同。溝道形成后,MC)SFET即可讓電流通過,器件T作于反型模式(IM)。由于柵氧化層與 半導(dǎo)體溝道界面的不完整性,載流子受到散射,導(dǎo)致遷移率下降及可靠性降低。進(jìn)一步地,伴隨MOS器件特征尺寸持續(xù)不斷地按比例縮小,基于PN結(jié)的MOS場效應(yīng)晶體管結(jié)構(gòu)弊端也越來越明顯。通常需要將一個摻雜濃度為1×1019cm3的N型半導(dǎo)體在幾納米范圍內(nèi)轉(zhuǎn)變?yōu)闈舛葹?×101:cm3的P型半導(dǎo)體,采用這樣超陡峭摻雜濃度梯度是為了避免源漏穿通造成漏電。而這樣設(shè)計(jì)的器件將嚴(yán)重限制器件工藝的熱預(yù)算。由于摻雜原子的統(tǒng)計(jì)分布以及在一定溫度下?lián)诫s原子擴(kuò)散的自然屬性,在納米尺度范圍內(nèi)制作這樣超陡峭的PN結(jié)變得極困難,造成晶體管閾值電壓下降,漏電嚴(yán)重,甚至無法關(guān)閉。這是未來半導(dǎo)體制造業(yè)難以逾越的障礙[6引。

   為克服由PN結(jié)所構(gòu)成器件在納米尺度所面臨的障礙,⒛05年,中芯國際的肖德元等人首次提出一種圓柱體全包圍柵無結(jié)場效應(yīng)晶體管(Gate A11Around CylindocalJunctionless Fleld Jfect Transistor,GAACJLT)及其制作方法,它屬于多數(shù)載流子導(dǎo)電器件。[69~71]與傳統(tǒng)的MOSFET不同,無結(jié)場效應(yīng)晶體管(JLT)由源區(qū)、溝道、漏區(qū),柵氧化層

及柵極組成,從源區(qū)至溝道和漏區(qū),其雜質(zhì)摻雜類型相同,沒有PN結(jié),屬于多數(shù)載流子導(dǎo)電的器件。圖3,35描繪了這種簡化了的圓柱體全包圍柵無結(jié)場效應(yīng)晶體管器件的結(jié)構(gòu)透視圖和沿溝道及垂直于溝道方向的器件剖面示意圖。在SOI襯底上晶體管有一個圓柱體的 單晶硅溝道,它與器件的源漏區(qū)摻雜類型相同(在圖中為P型)。絕緣體柵介質(zhì)將整個圓柱體溝道包裹起來,在其上面叉包裹金屬柵。導(dǎo)電溝道與金屬柵之間被絕緣體介質(zhì)隔離,溝道內(nèi)的多數(shù)載流子(空穴)在圓柱體溝道體內(nèi)而非表面由源極達(dá)到漏極。通過柵極偏置電壓使器件溝道內(nèi)的多數(shù)載流子累積或耗盡,可以調(diào)制溝道電導(dǎo)進(jìn)而控制溝道電流。當(dāng)柵極偏置電壓大到將圓柱體溝道靠近漏極某一截面處的空穴完全耗盡掉,在這種情況下,器件溝道電阻變成準(zhǔn)無限大,器件處于關(guān)閉狀態(tài)。由于柵極偏置電壓可以從360°方向?qū)A柱體溝道空穴由表及里將其耗盡,這樣大大增強(qiáng)了柵極對圓柱體溝道的控制能力,有效地降低了器件的閾值電壓。由于避開了不完整的柵氧化層與半導(dǎo)體溝道界面,載流子受到界面散射影響有限,提高了載流子遷移率。此外,無結(jié)場效應(yīng)晶體管屬于多數(shù)載流子導(dǎo)電器件,沿溝道方向,靠近漏極的電場強(qiáng)度比常規(guī)反型溝道的MC)S晶體管要來得低,器件的性能及可靠性得以大大提高。