3314J-2-202G標(biāo)識(shí)符和關(guān)鍵詞,給對象(如模塊名、電路的輸人與輸出端口、變量等)取名所用的字符串稱為標(biāo)識(shí)符,標(biāo)識(shí)符通常由英文字母、數(shù)字、$符和下畫線組成,并且規(guī)定標(biāo)識(shí)符必須以英文字母或下畫線開始,不能以數(shù)字或$符開頭。標(biāo)識(shí)符是區(qū)分大小寫的。例如,clk、counter8、_net、bus工A等都是合法的標(biāo)識(shí)符,2cp、$latch、a米b則是非法的標(biāo)識(shí)符;A和a是兩個(gè)不同的標(biāo)識(shí)符。

關(guān)鍵詞是Verilog本身規(guī)定的特殊字符串,用來定義語言的結(jié)構(gòu),通常為小寫的英文字符串。例如,module、endmodule、input、output、wire、reg、and等都是關(guān)鍵詞。關(guān)鍵詞不能作為標(biāo)識(shí)符使用。本書為清晰起見,將關(guān)鍵詞以粗體字印刷,但這不是語言本身所要求的。

字母Ⅴ系Ⅴerv High speed Intcgrated Circuit的縮寫。

該公司于1989年被Cadencc公司收購。

邏輯值集合,為了表示數(shù)字邏輯電路的邏輯狀態(tài),Verilog規(guī)定了4種基本的邏輯值,如表2,3.1所示。

表2.3.1 4種邏輯狀態(tài)的表示

常量及其表示,在程序運(yùn)行過程中,其值不能被改變的量稱為常量。Ⅴerilog中有兩種類型的常量:整數(shù)型常量和實(shí)數(shù)型常量。

整數(shù)型常量有兩種不同的表示方法:一是使用簡單的十進(jìn)制數(shù)的形式表示常量,例如:30、-2都是十進(jìn)制數(shù)表示的常量。用這種方法表示的常量被認(rèn)為是有符號的常量。二是使用帶基數(shù)的形式表示常量,其格式為:

<+/->(位寬>i<基數(shù)符號)<數(shù)值>

其中(十/-)表示常量是正整數(shù)還是負(fù)整數(shù),當(dāng)常量為正整數(shù)時(shí),前面的正號可以省略; <位寬)定義了常量對應(yīng)的二進(jìn)制數(shù)的寬度; <基數(shù)符號>定義了后面(數(shù)值>的表示形式,在(數(shù)值)表示中,左邊是最高有效位,右邊為最低有效位。整數(shù)型常量可以用二進(jìn)制數(shù)(基數(shù)符號為b或B)的形式表示,還可以用十進(jìn)制數(shù)(基數(shù)符號為d或D)、十六進(jìn)制數(shù)(基數(shù)符號為h或H)和八進(jìn)制數(shù)(基數(shù)符號為o或0)的形式表示。例如:3i b101、5’o37、8i he3分別表示位寬為3位的二進(jìn)制數(shù)101、位寬為5位的八進(jìn)制數(shù)37和位寬為8位的十六進(jìn)制數(shù)E3,-4i d10、41 blxOx分別表示位寬為4位的十進(jìn)制數(shù)10和位寬為4位的二進(jìn)制數(shù)1×0×。為了增加數(shù)值的可讀性,可以在數(shù)字之間增加下畫線,例如:81b1001~0011是位寬為8位的二進(jìn)制數(shù)10010011。

實(shí)數(shù)型常量也有兩種表示方法:一是使用簡單的十進(jìn)制記數(shù)法,例如:0.1、2,0、5.67等都是十進(jìn)制記數(shù)法表示的實(shí)數(shù)型常量。二是使用科學(xué)記數(shù)法,23~5.1E2、3.6E2、5E-4等都是使用科學(xué)記數(shù)法表示的實(shí)數(shù)型常量,它們以十進(jìn)制記數(shù)法表示分別為23510.0、360.0和0.0005。