ICS1531Y-140如果負(fù)載所需的電流不特別大,例如微型繼電器,可以將兩個(gè)反相器并聯(lián)作為驅(qū)動(dòng)電路,如圖3.6.6所示。即使封裝在同一芯片內(nèi)的兩個(gè)反相器的參數(shù)也有差別,因此,并聯(lián)后總的最大負(fù)載電流略小于單個(gè)門最大負(fù)載電流的兩倍。

如果負(fù)載所需的電流比較大,達(dá)到幾百毫安,則需要在數(shù)字電路的輸出端與負(fù)   圖3.6.6繼電器驅(qū)動(dòng)電路載之間接入一個(gè)功率驅(qū)動(dòng)器件,稱之為外圍驅(qū)動(dòng)器件。它的輸入與數(shù)字集成電路(例如CMOS、TTL和ECL等)兼容,輸出端可直接用于驅(qū)動(dòng)機(jī)電系統(tǒng)。

外圍驅(qū)動(dòng)器件(例如達(dá)林頓晶體管陣列ULN2003 A等)的電路形式與結(jié)構(gòu)一般都具有以下兩個(gè)特點(diǎn):一是采用集電極開路輸出結(jié)構(gòu),其輸出高電平凡乎等于外加電壓,通過調(diào)節(jié)外加電壓來滿足不同負(fù)載對(duì)高電平電壓的要求。二是驅(qū)動(dòng)器電路的輸出晶體管具有較強(qiáng)的帶負(fù)載能力,能提供較大的電流。具體外圍驅(qū)動(dòng)器的電路結(jié)構(gòu)可查閱有關(guān)數(shù)據(jù)手冊(cè)。

抗干擾措施,利用邏輯門電路(CMOs或TTL)做具體的電路設(shè)計(jì)時(shí),還應(yīng)當(dāng)注意下列幾個(gè)實(shí)際問題:

多余輸入端的處理措施,集成邏輯門電路在使用時(shí),一般不讓多余的輸入端懸空,以防止干擾信號(hào)引人。對(duì)多余輸入端的處理以不改變電路工作狀態(tài)及穩(wěn)定可靠為原則,如圖3,6.7所示。一是將它與其他輸入端并接在一起。二是根據(jù)邏輯要求,與門或者與非門的多余輸入端通過1~3 kΩ電阻接正電源,對(duì)CMOs電路可以直接接電源�；蜷T或者或非門的多余輸入端接地。對(duì)于高速電路的設(shè)計(jì),并接會(huì)增加輸入端等效電容性負(fù)載,而使信號(hào)的傳輸速度下降,最好采用圖3.6.7所示的后兩種方法。